SU1205275A1 - Устройство задержки - Google Patents

Description

тике, вычислительной технике, радиотехнике , св зи, а именно к устройствам программируемой задержки импульсных сигналов.

Целью изобретени   вл етс  повышение точности и разрешающей способности формировани  задержки сигналов за счет уменьшени  дискретности времени задержки путем разделени  задерживающего сигнала на tn параллельных каналов с последующим восстановлением задержанного сигнала на элементе объединени .

На фиг.1 и 2 приведены функциональные схемы устройства; на фиг.З - пример исполнени  фазосдви- гающего блока; на фиг,4 - временные диаграммы, по сн ющие работу устройства .

Устройство задержки содержит генератор тактовых импульсов 1, фа- зосдвигающий блок 2,тп -разр дных регистров сдвига 3-1-3-1п,1 гп-входо- вых элементов ИЛИ 4-1 - 4-П, мультиплексор 5, блок 6 формировани  кода задержки.

Выход генератора тактовых импульсов 1 соединен с входом фазосд- вигающего блока 2, выходы которого соединены с тактовыми входами регисров сдвига 3-1 - З-гл, выходы которых соединены с входами элементов ИЛИ 4-1 - 4-2, выходы которых соединены с информационными входами мультиплексора 5, адресные входы которого соединены с выходами блока 6 формировани  кода задержки, выход мультиплексора 5  вл етс  выходом устройства. Все информационные входы регистров сдвига соединены и  вл ютс  входом устройства.

Устройство может содержать дополнительно блок 7 формирователей, одни входы которого соединены с выходами регистров сдвига, другие - с вторыми выходами фазосдвига ющего блока, а выходы соединены с входами элементов ИЛИ,

Фазосдвигающий блок 2 может содержать , например, последовательно соединенные элемент 8 согласовани  по входу, многоотводную линию 9 задержки и элемент 10 согласовани  по входу.

Блок формирователей может быть в полнен, например, в виде ждущих мультивибраторов, одни входы которого соединены с выходами регистров

5

0

5

0

5

вые в-ходы которых соединены с выходами регистров сдвига, а вторые - с соответствующими выходами фазосдви- гающего блока.

В качестве блока формировани  кода задержки могут быть использованы , например, переключатели, перемычки , регистры, программируема  логическа  матрица и другие программирующие устройства, обеспечивающие формирование кода задержки.

Устройство работает следующим образом.

Генератор тактовых импульсов 1 выдает импульсы типа меандр на фазо- сдвигающий блок 2, на выходах которого будут меандры, сдвинутые относительно друг друга на врем 

1

Д1 -, mf

где m - число потоков, на которое

раздел етс  входной сигнал; frf, - частота тактовых импульсов. Далее эти меандры поступают на тактовые входы и -разр дных регистров сдвига 3-1 - 3-гп, Одновременно на объединенные информационные входы этих регистров поступает задерживаемый сигнал и записываетс  в соответствующие регистры, а в дальнейшем под воздействием тактовых импульсов сдвигаетс  и по вл етс  на выходах регистров через врем  Т, определ емое по формуле

Т -i п -Т. п, f

(1)

где L - период следовани  тактовых

импульсов;

п - число соответствующего разр да регистра,

С выходов регистров сдвига 3-1 - 3-tn сигналы поступают на соответствующие входы элементов ИЛИ 4-1 - 4-По На выход устройства через мультиплексор 5 проходит сигнал с того элемента РШИ 4-1 - 4-П| выбор которого осуществл етс  кодом блока 6 формировани  кода задержки .

На фиг,4 изображены диаграммы, по сн ющие принцип работы устройства задержки дл  случа  когда число каналов распараллеливани m 4.

Из диаграммы видно, что сигнал, поступающий на вход устройства, может иметь различную длительность ,

в устройстве задержки считывани информации с регистров (fn-l)-ro и fn-ro относительно друг друга производитс  со сдвигом во времени

на величину дТ -. Врем  считыва- тп .

ни  t, из такого устройства равно (p-1)-| , (2)

где р - число пересечений входного импульса фронтом.записи. (р 1,2,,,,,т,,,,),

На диаграммах 11/12,13 и 14 изображены меандры, поступающие с соответствующих выходов фазосдвига ющего блока на тактовые в}:оды ре-, гистров сдвига, а на диаграммах 15, 16,17 и 18 сигналы на выходах регистра сдвига.

На диаграмме 19 изображены выходные сигналы элемента ИЛИ дл  устройства, изображенного на фиг.1

На диаграммах 20,21,22 и 23 . изображены выходные сигналы блока формирователей, поступакицие на входы элементов ИЛИ,

На диаграмме 24 изображены выходные сигналы элементов ИЛИ при уловии использовани  блока формирователей , как это приведено в устройстве задержки, изображенном на фиг,2,

Из диаграмм видно, что при записи входного импульса 25 в устройство число пересечений входного импульса фронтом записи . Это значит, что импульс запишетс  в два адреса. При записи входного импульса 26 в устройство число персечений входного импульса фронтом записи р 3. Это значит, что импульс запишетс  в три адреса.

Из диаграмм также видно, что если входной импульс сдвинут на один такт вправо (импульс 27), то в случае работы устройства, изображенного на фиг,1, импульсы 25, 26 и 27 при считывании будут обрабатыватьс  этим устройством как один что может привести к искажению информации на его выходе,

I

Таким образом, разрешающа  способность устройства ftt, определ ема  как минимально допустимое рассто ние между двум  последовательными импульсами на входе устройства , при котором возможно их

2052754

различение на выходе, определ етс 

формулой

t,(p-1)+rn, (3)

5

где длительность входного импульса , Если требуетс  устройство с бо- лее высокой разрешающей способ- 10 ностью, то следует выбирать величины t и m из услови  минимальной длительности импульса

- 1Это условие обеспечивает запись импульса длительностью С хот  бы в один адрес.

Сигнал на выходе устройства будет задержан на врем  Т , которое соответствует коду числа, в блоке 6 формировани  кода задержки

.20

Т I- . N T-N,

Т где N - число, записанное в блоке

формировани  кода задержки, Возможно также использование в качестве выходов устройства выходов элементов ИЛИ, что позвол ет реализовать многоотводное устройст- 0 во задержки, а при использовании

в качестве блока формировани  кода программирующего устройства - многоотводное программируемое устройство задержки.

Отличие работы устройства, изображенного на фиг,2, состоит в том, что сигнал поступает с выходов регистров сдвига 3-1 - 3-т на входы элементов РШИ 4-1 - 4-п через блок 7

0

формирователей, формирующий сигналы длительностью Ьф, причем

- Ltfj i L

m

- р

что обеспечивает повьшение разрешающей способности устройства за счет сокращени  времени считывани ,

В случае использовани  блока формирователей врем  считывани  из устройства tj. будет определ тьс  формулой

4 (р-1) I.

(4)

55 где Т - длительность импульса на

выходе формировател , В общем случае длительность Ц должна быть

- , т .

на диаграммах 21, 22 и 23 выбрано, что

Vf

Устройство, изображенное на фиг.2, имеет более высокую разрешающую способность А t, котора  определ етс  формулой

+ (p-1)| . (5)

Сравнение формул (3) и (5) показывает , что если Т ) то 4 t at, что и подтверждаетс  д;р1аграммой 24,

Наличие мультиплексора и блока формировани  кода задержки позвол ет осуществить модул цию числа  чеек регистров. Это создает возможности дл  применени  предложенного устройства задержки в качестве устройства программируемой задержки, так как задержку можно мен ть в соответствии с любой программой.

Фронт записи16

п

18

77Г

ж

-F

720

Л±сц

21

22

Г 27

23

I 27 I I I

2i

27

tc.

tШ

г+t

27

г т

тп

27

r+i

27

1 с ct/

J

г; -т

iU

ФигЛ

Claims (2)

1. УСТРОЙСТВО ЗАДЕРЖКИ, содержащее генератор тактовых импульсов, mи -разрядных регистров сдвига, отличающееся тем, что, с целью повышения точности и разрешающей способности формирования задержки сигналов, в него введены фазосдвигающий блок,Pm-входовых элементов ИЛИ, блок формирования кода задержки и мультиплексор, причем информационные входы всех регистров сдвига соединены и являют- ся входом устройства, сдвигающие входы регистров сдвига соединены с соответствующими выходами фазосдвигающего блока, вход которого соединен с выходом генератора тактовых импульсов, выходы регистров сдвига соединены с соответствующими входами всех элементов ИЛИ, выходы которых соединены с соответствующими информационными входами мультиплексора, адресные входы которого соединены с блоком формирования кодов задержки и выход мультиплексора является выходом устройства.

2, Устройство по'п.1, о т л и - _β чающееся тем, что, с целью ® упрощения управления, блок формирования кода задержки выполнен в виде регистра хранения управляющих сигналов, выходы которого являются входами управления.

выход 1 выходя _} 3~1

Г 9 J- 2

SU -.1205275

1

сигнала функциона фазосдвивременные