SU1203708A1

SU1203708A1 - Цифровой синтезатор частот

Info

Publication number: SU1203708A1
Application number: SU843772547A
Authority: SU
Inventors: Владимир Иванович Гомозов; Николай Павлович Кандырин; Юрий Михайлович Романов
Priority date: 1984-07-16
Filing date: 1984-07-16
Publication date: 1986-01-07

Description

1

Изобретение относитс к автоматике и может быть использовано в радиопередающих и радиоприемных устройствах .

Целью изобретени вл етс по- вьшение быстродействи путем разделени вычислительных: операций по различным тактам работы устройства.

На чертеже представлена структурна схема цифрового синтезатора частот,

Синтезатор содержит первый регистр 1, генератор 2 импульсов, накапливающий сумматор 3, комбина1щ- онньй сумматор 4, блок 5 вычитани кодов,- второй регистр 6, первый компаратор 7 кодов, второй компаратор 8 кодов, цифроаналоговый преобразователь 9, третий регистр 10, фильтр 11 нижних частот, выход которого вл етс выходом 12 синтезатора .

Первый вход сумматора 3 соединен е выходом регистра 1, второй вход - с выходом генератора 2, третий вход с первым входом блока 5, а выход - с первым входом компаратора 7, второй вход компаратора 7 объединен с первым входом блока 5 и соединен с выходом регистра 6, выход цифроана- логового преобразовател 9 соединен с входом фильтра 11, выход которого соединен с выходом 12 цифрового синтезатора частот, первый вход компартора 8 соединен с выходом регистра 6, второй вход объединен с вторым входом блока 5 и соединен с выходом сумматора 4, а выход соединен с четвертым входом сумматора 3 и третьим входом блока 5, второй выход которого соединен с первым входом регистра 10, второй вход которого объединен с первым входом сумматора 4 соединен с выходом сумматора 3, а третий вход соединен с выходом компаратора 7, выход регистра 10 соединен с входом цифроаналогового преобразовател 9, выход регистра 1 соединен с вторым входом сумматора 4, третий вход которого объединен с четвертым входом блока 5, четвертым входом регистра 10 и соединен с выходом генератора 2.

Цифровой синтезатор частот работает следующим образом

В исходном состо нии в регистры 1 и 6 соответственно записаны коды чисел п и N. При этом регистр 1 подключен к сумматору 4 со сдвигом

037082

на один разр д в сторону старших разр дов, что эквивалентно подаче на его вход кода 2п, Аналогичным образом регистр 6 подключен к блоку

5 5 и компаратору В со сдвигом на один разр д в сторону старших разр дов, что эквивалентно подаче кода 2N. Путем суммировани кода п регистра 1 в сумматоре 3 формируетс последова10 тельность кодов ) п.р (где р 1,2,3... - номер такта работы устройства). В сумматоре 4 осуществл етс суммирование кодов КцсСр) сумматора 3 с удвоенным кодом 2п

15 регистра 1. Таким образом на выходе с-мматора 4 формируетс последовательность кодов К((р) .KHC() + + 2п п(р+1), т.е. значени выходных кодов сумматора 4 опережают на

20 один такт значени вы одных кодов сумматора 3 Кщ(р) Кнс(р+О. При этом изменеьше информации на выходе сумматоров 3 и 4 осуществл етс в момент переднего фронта синхронизи25 рующего импульса. В .компараторе 8 происходит сравнение выходных кодов сумматора 4 с удвоенным кодом 2N регистра 6. На выходе компаратора 8 , формируетс сигнал записи, когда

30 содержимое сумматора 4 равно либо превышает значение 2Nf т.е. K,j.(p) . 2N. Выходной сигнал компаратора 8 управл ет работой блока 5 таким образом , что при наличии сигнала запи е СИ, т,е, Кк(-(р) 2N, в блок 5 из

кода Kf(, (р) вычитаетс код 2N,, а

I

при отсутствии сигнала записи из

кода 2N вычитаетс код КНС.(Р) Таким образом, в блоке 5 всегда опре40 дел етс код разности Кцв(р)

/Кцс (p-1)-2N/ между большим и , меньшим входными кодами. Код разности по вл етс на выходе блока 5 в момент переднего фронта синхрони45 зирующего импульса. Выходной сигнал компаратора 8 управл ет также режимом работы сумматора 3. При наличии сигнала записи, т.е. KKC (р) 5 2N, код разности указанных кодов запи50 сываетс в момент переднего фронта синхронизирующего импульса в сумматор 3.

Таким образом, в накапливающем 55 сумматоре 3 происходит линейное суммирование кодов по модулю 2N, а окончательное выражение дл последовательности выходных кодов накап31

ливающегб сумматора 3 можно записать в виде

К

йс

(р) п Ф - 2N eht 2.:Е ,

2N

где ent - оператор целой части числ

В процессе работы устройства на входы регистра 10 поступают коды KHC (р) п- р с выхода сумматора 3 и коды К(,в(р) /Кц(р-1)- с выхода блока 5, которые вл ютс дополнительными кодами дл кодов Kftc(р) по модулю (р) 2N - - KHC(р). В регистре 10 происходит формирование треугольной функции с заданным периодом. Входные мультиплексоры регистра 10 управл ютс выходным сигналом компаратора 7, которьй производит сравнение выходных кодов KHC(р) сумматора 3 с кодом N регистра 6. Выходные коды

2037084

Кц(р) сумматора 3 записываютс в регистр 10, если они не превышают значени N. Если коды Кц(р) более - кода N, то в регистр 10 записьшают- 5 с выходные коды ) блока 5, Таким образом, в регистре 10 формируетс треугольна функци щз последовательности кодов

10

h-p

Кнс(Р)ИР-2Неп1-гкГ,гслиКн(

Кр(р+1)

hp

K,eCP)2N-(rtP-ZNeHt ;,

если КЧС(Р) N.

Цифроаналоговый преобразователь 9 преобразовывает выходной код регистра 10 в соответству1(мцую величину тока или напр жени , а фильтр 11

выдел ет первую гармонику частоты выходного сигнала.

Редактор О.Юрковецка

Составитель Б.Ходов Техред Ж.Кастелевич

Заказ 8430/61Тираж 871Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб.,д.4/5

Филиал ППП Патент, г.Ужгород, ул.Проектна ,4

Корректор С.Шекмар

Claims

(54Н57) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ, содержащий генератор импульсов, первый и второй регистры, блок вычитания кодов, первый компаратор кодов, цифроаналоговый преобразователь, фильтр нижних частот и накапливающий сумматор, первый вход которого соединен с выходом первого регистра, второй вход - с выходом генератора импульсов, третий вход - с первым выходом блока вычитания кодов, а выход - с первым входом первого компаратора кодов, второй вход которого объединен с первым входом блока вычитания кодов и соединен с выходом второго регистра, выход цифроаналогового преобразователя соединен с входом фильтра нижних частот, выход которого является выходом синтезатора, отличающийся тем, что, с целью повышения быстродействия, в него введены комбинационный сумматор, третий регистр и второй компаратор кодов, первый вход кото-. рого соединен с выходом второго регистра, второй вход объединен с вторым входом блока вычитания кодов и соединен с выходом комбинационного сумматора, а выход соединен с четвертым входом накапливающего сумматора и третьим входом блока вычитания кодов, второй выход которого соединен с первым входом третьего регистра, второй вход которого объединен с первым входом комбинационного сумматора и соединен с выходом накапливающего сумматора, третий вход соединен с выходом первого компаратора кодов, а выход - с входом цифроаналогового преобразователя, выход первого регистра соединен с вторым входом комбинационного сумматора, третий вход которого объединен с четвертым входом блока вычитания кодов, четвертым входом третьего регистра и соединен с выходом генератора импульсов.