SU1358103A1 - Цифровое устройство фазовой синхронизации - Google Patents

Abstract

Изобретение относитс  к радиотехнике и повьшает помехоустойчивость при малом времени вхождени  в синхронизм. -За счет большого количества импульсов, поступивших на вход вычитани  реверсивного счетчика 8, в нем записываетс  отрицательное число, знак которого с приходом тактового импульса с частотой f записываетс  в D-триггер 9 и устанавливает широкую полосу фильтра 5 нижних частот, обеспечивающую малое врем  вхождени  в синхронизм. В D-триггер 9 с приходом тактового импульса с частотой f записываетс  потенциал, соответствующий положительному числу, который переключает параметры фильтра 5 на параметры, соответствующие узкой шумовой полосе. Это позвол ет уменьшить дисперсию ошибки синхронизации в установившемс  режиме. 2 ил.

Description

Изобретение относитс  к радиотехнике и может быть использовано дл  фазовой синхронизации в приемниках дискретной информации.

Цель изобретени  - повышение помехоустойчивости при малом времени вхождени  в синхронизм.

На фиг. 1 представлена структурна  электрическа  схема цифрового устройства фазовой синхронизации; на фиг, 2 - структурна  схема первог второго и третьего преобразователей код-частота.

Цифровое устройство фазовой синхронизации содержит первый 1 и второй 2 (ЦФД), первый 3 и второй 4 преобразователи код-частота, ЦФНЧ 5, элемент ИЛИ 6,делитель 7 частоты, реверсивный счетчик 8, D-триггер 9, третий преобразователь 10 код-частота , блок 11 добавлени -вычитани , формирователь 12 импульсов, опорный генератор 13.

Преобразователь код-частота (фиг. 2) содержит сумматор 14, регистр 15, первый 16 и второй 17 элемент И,

Устройство работает следующим образом .

На первый вход цифрового фазового детектора 1 поступает входной сигнал , на второй вход - импульсыс делител  7 частоты.

В зависимости от фазового сдвига импульсов делител  7 частоты и входного сигнала на выходе цифрового фазового детектора 1 формируетс  код, абсолютна  величина и знак которого соответствуют значению фазового рассогласовани  входного и выходного сигналов. При отсутствии фазового рассогласовани  с выхода ЦФД 1 на вход ЦФНЧ 5 и первого преобразовател  3 код-частота поступает нулевой код. ЦФНЧ 5 предназначен дл  уменьшени  действи  помех на точность подстройки фазы, а также дл  получени  требуемых динамических характеристик С выхода ЦФНЧ 5 сигнал поступает на входы первого слагаемого сумматора первого преобразовател  3 код-частота . На вторые входы сумматора 14 поступает код, снимаемый с регистра 15 При поступлении тактовых импульсов регистр 15 в нем записываетс  результат сложени  выходного кода ЦФНЧ 5 с содержимым регистра 15. По вление на выходе сумматора 14 сигна0

5

0

5

ла переноса (займа), если код пр мой (дополнительный), разрешает прохождение тактового импульса На первый (второй) выход преобразовател  через элементы И 16 и 17.

Частота выходных тактовых импульсов с преобразовател  3 пропорциональна абсолютной величине кода, снимаемого с выхода ЦФНЧ 5, и частоте тактовых импульсов f ,.„ , поступающих на регистр 15. Покажем это на примере. Пусть на вход четьфехразр дного сумматора 14 поступает положительный код, равный единице. С приходом тактовых импульсов регистр 15, к содержимому регистра добавл етс  единица. Дл  того, чтобы возник сигнал переноса в сумматоре 14, на регистр 15 должно поступить 16 тактовых импульсов. Если на входы сумматора 14 поступает код, равный двум, то сигнал переноса на выходе сумматора 14 возникает в два раза чаще, т.е. через восемь импульсов и т.д.

Аналогично, при поступлении на преобразователь 3 дополнительного кода , равного единице (соответствукицего отрицательному рассогласованию), и 16 тактовых импульсов t на выходе переноса сумматора 14 возникает сигнал . Если на вход преобразовател  3 поступает дополнительный код,равный двум, то сигнал переноса на выходе сумматора 14 возникает в два раза чаще и т.д.

С выходов преобразовател  3 сигналы поступают на входы управлени  блока 11 добавлени -вычитани  импульсов . В зависимости от того, на какой вход блока 11 поступают сигналы с преобразовател  3, блок 11 добавлени -вычитани  вводит дополнительный или стирает один из импульсов в импульсной последовательности, формируемой формирователем 12 из сигнала опорного генератора 13. Изменение числа импульсов на единицу в импульсной последовательности на входе делител  7 частоты приводит к дискретному сдвигу фазы выходного сигнала на величину

2 t -5-

0

5

0

0

55

где D - коэффициент делени  частоты

выходного делител . При данном алгоритме работы блоков частота выходного сигнала св зана с

и

31358103

ЦФНЧ 5 линейной завиf

на об в

„ +

5

у

с

t

f,

где f - тактова  частота, поступающа  на преобразователь 3; частота выходного сигнала, соответствующа  нулевому ко ду.

Код с выхода ЦФД 1 поступает такж на первые входы преобразовател  4, который выполнен так же, как преобразователь 3, и работает аналогично. Выходные импульсы преобразовател  4, снимаемые с первого и второго выхода через элемент ИЛИ 6 поступают на вхо вычитани  реверсивного счетчика 8, Преобразователь 10, на который посту пает выходной код ЦФД 2, выполнен и работает аналогично преобразователю Выходные импульсы преобразовател  10 снимаемые с первого вькода, поступают через элемент ИЛИ 6 на вход вычитани  реверсивного счетчика 8, а снимаемые с второго выхода поступают на вход слежени  реверсивного счетчика 8

На ЦФД 1 и 2 с двух выходов делител  7 поступают сдвинутые на четверть периода относительно друг друга тактовые импульсы.

В работе цифрового устройства фазовой синхронизации можно выделить два основных режима: вхождение в синхронизм и слежение.

В режиме вхождени  в синхронизм количество импульсов, поступивших за врем , равное периоду импульсов Т

т--, на вход вычитани  реверсивноJ T3

го счетчика 8, превьшает количество импульсов, поступивших на вход сложени  того же счетчика. Это объ сн етс  тем, что на вход вычитани  ре версивного счетчика 8 с преобразователей 4 и 10 поступают импульсы при дополнительном коде и с преобразовател  4 - при пр мом коде рассогласовани . На вход сложени  реверсивного счетчика 8 поступают импульсы с преобразовател  10 при пр мом коде рассогласовани .

Таким образом, за счет большого количества импульсов, поступивших на вход вычитани  реверсивного счетчика 8, в последнем записываетс  отрицательное число, знак которого с приходом тактового импульса с частотой

0

5

0

0

35

f записываетс 

в D-триггер 9 и устанавливает широкую полосу ЦФНЧ 5, обеспечивающую малое врем  вхождени  в синхронизм.

В установившемс  режиме фазовое рассогласование между входным сигналом и сигналом, снимаемым с первого выхода делител  7, имеет малое значение , т.е. импульсы, снимаемые с выхода делител  7, располагаютс  в нуле входного сигнала. Поэтому на выходе ЦФД 1 присутствует шумова  составл юща  .

.Так как импульсы, снимаемые с второго выхода делител  7, сдвинуты по фазе на четверть периода по отношению к импульсам, снимаемым с первого выхода делител  7, то с выхода ЦФД 2 снимаютс  как шумова , так и сигнальна  составл ющее, соответствующие фазовому рассогласованию 7Г/2. В результате среднее число импульсов поступающих на вход сложени  ревер- 5 сивного счетчика 8 за период времени, определ емый тактовой частотой з больше, чем число импульсов, посту- пaюшJ x на вход вычитани  реверсивного счетчика 8. В D-триггер 9 с приходом тактового импульса с частотой

, записываетс  потенциал, соответ- ствуюш;ий положительному числу, который переключает параметры ЦФНЧ 5 на параметры, соответствуюш 1е узкой шумовой полосе. Это позвол ет уменьшить дисперсию ошибки синхронизации в установившемс  режиме.

Claims (1)

1. Формула изобретени 

   40

   Цифровое устройство фазовой синхронизации , содержащее последовательно соединенные первый цифровой фазо- вый детектор (ЦФД), первьш вход которого  вл етс  входом цифрового уст-

   45 ройства фазовой синхронизации, цифровой фильтр нижних частот (ЦФНЧ), первьм преобразователь код-частота,

   блок добавлени -вычитани , к тактовому входу которого подключен выход

   50 опорного генератора через формирователь импульсов, и делитель частоты, выход которого подключен к второму входу первого ЦФД и  вл етс  выходом цифрового устройства фазовой син55 хронизации, отличающеес  тем, что, с целью повьшзени  помехозащищенности при малом времени вхождени  в синхронизм, введены второй преобразователь код-частота, входы

   которого подключены к выходам первого ЦФД, элемент ИЛИ, реверсивный счетчик, D-триггер и последовательно соединенные второй иЗД, к первому и второму входам которого подключен соответственно первый вход первого ЦФД и второй выход делител  частоты, и третий преобразователь код-частота, первый и второй выходы которого сое

   динены соответственно с первым входом элемента ИЛИ, к второму и третьему входам которого подключены выходы второго преобразовател  код-частота, и с входом сложени  реверсивного сч.ет- чика, к входу вычитани  которого подключен выход элемента ИЛИ, а выход через D-триггер подключен к дополнительному входу ЦФНЧ.

   Фиг.г

   Составитель И.Грацианска  Редактор В.Петраш Техред М.Ходанич Корректор С.Шекмар

   Заказ 6009/57 Тираж 636 Подписное ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие,, г. Ужгород, ул. Проектна , 4

   /7

   2