SU1201850A1 - Device for automatic checking of parameters - Google Patents

Device for automatic checking of parameters Download PDF

Info

Publication number
SU1201850A1
SU1201850A1 SU833649363A SU3649363A SU1201850A1 SU 1201850 A1 SU1201850 A1 SU 1201850A1 SU 833649363 A SU833649363 A SU 833649363A SU 3649363 A SU3649363 A SU 3649363A SU 1201850 A1 SU1201850 A1 SU 1201850A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
outputs
block
control
Prior art date
Application number
SU833649363A
Other languages
Russian (ru)
Inventor
Евгений Тимофеевич Володарский
Original Assignee
Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции filed Critical Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority to SU833649363A priority Critical patent/SU1201850A1/en
Application granted granted Critical
Publication of SU1201850A1 publication Critical patent/SU1201850A1/en

Links

Landscapes

  • Feedback Control In General (AREA)

Description

 вл етс первым информационным входом блока, управл ющий вход - первы управл ющим входом блока, первый, второй и третий выходы п того коммутатора соединены соответственно с входами первого, второго и третьего регистров, выход первого регистра подключен к первому входу второго сумматора, второй выход которого подсоединен к выходу второго регистра и первому входу третьего сумматора , второй вход которого соединен с выходом третьего регистра, выходы второго и третьего сумматоров - с информационным входом делител , управл ющий вход которого  вл етс  вторым управл ющим входом блока, выход делител  соединен с первым информационным входом четвертого сумматора , второй информационный вход которого подключен к выходу четвертго регистра, вход которого  вл етс  информационным входом блока, выход четвертого сумматора подключен к информационному входу п того регистра , управл ющий вход которого  вл етс  третьим управл ющим входом блока, выход п того регистра  вл етс  выходом блока.is the first information input of the block, the control input is the first control input of the block, the first, second and third outputs of the fifth switch are connected respectively to the inputs of the first, second and third registers, the output of the first register is connected to the first input of the second adder, the second output of which connected to the output of the second register and the first input of the third adder, the second input of which is connected to the output of the third register, the outputs of the second and third adders - to the information input of the divider controlling the input This is the second control input of the block, the output of the divider is connected to the first information input of the fourth adder, the second information input of which is connected to the output of the fourth register, whose input is the information input of the block, the output of the fourth adder is connected to the information input of the fifth register that controls whose input is the third control input of the block, the output of the fifth register is the output of the block.

0185001850

3. Устройство по п. 1, отличающийс  тем, что блок управлени  содержит пульт управлени , выход которого соединен с первым входом элемента И, второй вход которого подсоединен с выходом готовности фотосчитывани , первые выходы которого подключены к адресным входам дещифратора, вторые выходы к информационным входам блока выходных регистров и блока промежуточных регистров, управл ющие выходы которых подключены к соответствующим выходам дещифратора, запускающий вход фотосчитывани  - к выходу элемента ИЛИ, первый вход которого, подсоединен к выходу элемента И и запускающему входу таймера, первые выходы которого подключены к управл ющим входам шестого и седьмого коммутаторов, информационные входы которых подключены к соответствующим выходам блока промежуточных регистров , выходы блока выходных регистров , шестого и седьмого коммута торов и вторые выходы тай мера  вл ютс  выходами бло ка . I3. The device according to claim 1, characterized in that the control unit comprises a control unit, the output of which is connected to the first input of the element I, the second input of which is connected to the output of photo reading readiness, the first outputs of which are connected to the address inputs of the descriptor, the second outputs to information inputs the block of output registers and the block of intermediate registers, the control outputs of which are connected to the corresponding outputs of the descrambler, the triggering photo-reading input - to the output of the OR element, the first input of which is connected To the output of the element And to the trigger input of the timer, the first outputs of which are connected to the control inputs of the sixth and seventh switches, whose information inputs are connected to the corresponding outputs of the intermediate registers block, the outputs of the block of output registers, the sixth and seventh switches and the second outputs of the timer are block outputs. I

Изобретение относитс  к контрольно-измерительной технике и может быть использовано дл  контрол  мно- гопараметрических объектов.The invention relates to instrumentation technology and can be used to control multiparameter objects.

Цель изобретени  - повышение точности измерени .The purpose of the invention is to improve the measurement accuracy.

На фиг. 1 изображена структурна  схема устройства; на фиг. 2 - стрзгктурна  схема вычислительного блока , на фиг. 3 - структурна  схема блока управлени ; на фиг. 4 - структурна  схема таймера; на фиг. 5 - временна  диаграмма работы таймера.FIG. 1 shows a block diagram of the device; in fig. 2 shows the computational block electrical diagram; FIG. 3 is a block diagram of the control unit; in fig. 4 - timer circuit diagram; in fig. 5 - time diagram of the timer.

Устройство содержит блок i формировани  тестовых сигналов, состо т щий из генераторов 2 стимулирующих сигналов, первый коммутатор 3, объект 4 контрол , второй коммутатор 5, п-канальный корректирующий блок 6, каналы 7, первый преобразователь 8, блок 9 перемножени , первый сумма- тор 10, третий коммутатор 11, вторые преобразователи 12, четвертый коммутатор 13, аналого-цифровой преобразователь 14, вьгчислительньлй блок 15, блок 16 сравнени i- блок 17The device comprises a test signal generating unit i, consisting of stimulating signal generators 2, first switch 3, control object 4, second switch 5, n-channel correction block 6, channels 7, first converter 8, multiplication unit 9, first sum- the torus 10, the third switch 11, the second converters 12, the fourth switch 13, the analog-to-digital converter 14, the computing unit 15, the block 16 comparison i - the block 17

пам ти, блок 18 индикации, .блок 19 управлени , управл ющие входы 20-24 первого по четвертый регистров и аналого-цифрового преобразовани , управл ющие 25-27 и информационныйmemory, display unit 18, control unit 19, control inputs 20-24 of the first through fourth registers, and analog-to-digital conversion, control 25-27, and information

28 входы вычислительного блока, информационные 29 и 30 входы блока пам ти, управл ющие 31-33 входы блока формировани  тестовых сигналов, п тый коммутатор 34, первый 35, второй 36, третий 37 регистры, второй 38 и третий 39 сумматоры, делитель 40, четвертый сумматор 41, четвертьй 42 и пам ти 43 регистры, пульт 44 управлени , 4 элемента И.45,28 inputs of the computing unit, informational 29 and 30 inputs of the memory unit, control 31-33 inputs of the test signal generation unit, fifth switch 34, first 35, second 36, third 37 registers, second 38 and third 39 adders, divider 40, fourth adder 41, quarter 42 and memory 43 registers, remote control 44 controls, 4 I.45 elements,

элемент ИЛИ 46, таймер 47, фотосчитьшатель 48, дешифратор 49, блок 50 выходных регистров, включающийelement OR 46, timer 47, photo reader 48, decoder 49, block 50 output registers, including

регисгры 51-59, блок 60 промежуточных регистров, включающий регистры 61-66, шестой 67 и седьмой 68 коммутаторы , ждущий мультивибратор (не показан), элементы задержки 69-77, элемент ИЛИ 78.registration registers 51-59, block 60 intermediate registers, including registers 61-66, sixth 67 and seventh 68 switches, stand-by multivibrator (not shown), delay elements 69-77, element OR 78.

Устройство работает следующим образом.The device works as follows.

Перед началом работы устройства оператор в фотосчитьшатель 48 вставл ет перфоленту с программой работы устройства, содержащий в символьной форме адреса блоков, предписьшаемые им действи  в виде управл ющих слов. При правильно установленной перфоленте фотосчитыватель 48 вырабатывает сигнал Готов, который поступает на один из входов элемента И 45. На второй вход элемента И 45 оператор с пульта 44 управлени  подает команду Пуск. При наличии сигнала Готов команда Пуск проходит через элемент И 45, а затем через элемент ИЛИ 46 на за .пускающий вход фотосчитыватеп  48. Одновременно команда Пуск поступает на запускающий вход таймера 47 . С приходом запускающего сигнала фотосчитьшатель 48 начинает считьюать коды адресов регистров, поступающие затем в дешифратор 49, и информацию, предназначенную дл  ЭТИХ регистров, котора  поступает на магистраль, соединенную с входами регистров 51-66. Дешифратор 49 вьщает сигнал разрешени  на запись информации с магистрали в тот регистр , адрес которого занесен с фотосчитывател  48. Таким образом, в регистры заноситс  соответствующее управл ющее слово, предписывающее определенные состо ни  блокам и устройствам системы, необходимые дл  реализации контрол  одного из параметров. Так, например, информаци , записанна  в один из регистров 51-53, указьшает, какой из генераторов 2 блока 1 будет участвовать при контроле данного параметра , какой режим его работы частота , длительность, амплитуда и т.п.) , .управл ющие слова, .занесенные в регистры 54-56, формируют цепи дл  прохождени  сигналов через коммутаторы 3, 5 и 13 соответственно при контроле данного параметра, а инфор1 аци  в регистрах 61-63 и 64-66 позвол ет реализовать алгоритм контрол  путем из01850Before the operation of the device, the operator in the photo reader 48 inserts a punched tape with the program of operation of the device, containing, in symbolic form, the addresses of the blocks, the actions indicated by them in the form of control words. When the punched tape is correctly installed, the photo reader 48 generates the Ready signal, which is fed to one of the inputs of the element 45. The operator from the control panel 44 sends the Start command to the second input of the element 45. If there is a ready signal, the Start command passes through the AND 45 element, and then through the OR 46 element on the starting input of the photo reading device 48. At the same time, the Start command is sent to the trigger input of the timer 47. With the arrival of the trigger signal, Photograph 48 begins to read the codes of the addresses of the registers, which are then fed to the decoder 49, and information intended for THESE registers, which goes to the trunk connected to the inputs of registers 51-66. The decoder 49 permits the permission signal to write information from the backbone to the register whose address is stored in the photo reader 48. Thus, the corresponding control word is entered into the registers specifying certain conditions to the units and devices of the system necessary to implement one of the parameters. So, for example, the information recorded in one of the registers 51-53 indicates which of the generators 2 of block 1 will participate in the control of this parameter, what mode of its operation is frequency, duration, amplitude, etc.), control words registered in registers 54-56 form circuits for passing signals through switches 3, 5 and 13, respectively, while monitoring this parameter, and information in registers 61-63 and 64-66 allows to implement the control algorithm by means of

менени  соответстви  соответственно коммутатора 11 и коммутатора 34 вычислительного блока 15, информаци  в регистрах 58 и 59 определ ет,changes according respectively to switch 11 and switch 34 of computing unit 15, the information in registers 58 and 59 determines,

J нижнюю и верхнюю границы допускаемой области данного контролируемого параметра. Последней командой на перфоленте записана команда Стоп, при которой фотосчитыва10 тель 48 устанавливаетс , и занесение информации в регистры на этом заканчиваетс  - цепи и режимы дл  контрол  данного параметра подготовлены . После этого таймер 47,J is the lower and upper bounds of the allowed range of this monitored parameter. The last command on the punched tape is the Stop command, at which the photo reader 48 is installed, and the recording of information in the registers ends there - the circuits and modes for monitoring this parameter are prepared. After that, timer 47,

J5 запущенный одновременно с фотосчитывателем 48, с некоторой задержкой, обеспечивающей достоверность окончани  ввода информации в регистры, начинает вырабатьтать в соответствии с алгоритмом контрол  и учетом J5 launched simultaneously with the photo reader 48, with some delay ensuring the accuracy of the end of the information input to the registers, begins to work in accordance with the control algorithm and accounting

20 времени отработки команды блока - ми устройства управл ющие импульсы , которые дают.разрешение на прохождение управл ющих слов из регистров 61-63 и 64-66 соответствен25 но на выходы 25 и 22 коммутаторов 67 и 68, причем передача управл юпщх слов из регистров 61 и 64, 62 и 65, 61 и 66 производитс  синхронно . После реализации алгоритма The unit control command time is 20, the device control pulses that give permission to pass control words from registers 61-63 and 64-66, respectively, 25 but to outputs 25 and 22 of switches 67 and 68, with the transfer of control words from registers 61 and 64, 62 and 65, 61 and 66 are produced simultaneously. After the implementation of the algorithm

30 контрол  данного параметра, т.е. через врем , соответствующее времени его контрол , таймер 47 выдает команду Шаг, котора  проходит через элемент ИЛИ 46 и запускает фо35 тосчитыватель 48, начина  тем самым подготовку цепей дл  контрол  следующего параметра.30 control of this parameter, i.e. after a time corresponding to its monitoring time, timer 47 issues a step command, which passes through the OR 46 element and starts a reader 48, thereby starting the preparation of circuits for monitoring the next parameter.

Работа устройства осуществл етс  в три такта .The operation of the device is carried out in three cycles.

0 в соответствии с управл ющими словами, поступившими с блока 19, на вход объекта 4 контрол  подаетс  стимулирующий сигнал от соответствующего генератора 2 блока 1. Выходной0 in accordance with the control words received from block 19, a stimulating signal from the corresponding generator 2 of block 1 is applied to the input of the control object 4.

45 сигнал объекта 4 контрол  через коммутатор 5, выход которого управл ющим словом, поступившим на вход 21, подключен к входу соответствук цего канала 7, поступает непосредственно45, the signal of the control object 4 through the switch 5, the output of which by the control word received at the input 21 is connected to the input of the corresponding channel 7, goes directly

50 на вход коммутатора П. Блок 69 таймера 47,запущенный в момент времени50 to the input of the switch P. Block 69 timer 47, launched at a time

Пуск Start

tg с приходом сигналаtg with the arrival of the signal

в мо с задержкой t., -tin my with a delay of t., -t

мент времени t.time t.

I о I o

достаточной дл  декодировани  управл ющих слов и установлени  в блоках, предписанных ими режимов, выдает сигнал на первый управл ющий вход коммутатора 68. При этом управл ющее слово из регистра 64 поступает на выход 22 блока 19 и подключает вход коммутатора 11, к которому непосред ственно подведен выходной сигнал объекта 4 контрол , к соответствующ му преобразователю 12. Выходной сиг нал преобразовател  12 через коммутатор 13, скоммутированный управл ю щим словом,.поступившим с выхода 23 блока 19, поступает на вход аналого цифрового преобтразовател  14. В момент времени t блок 10 таймера 47 выдает.сигнал на запуск блока 71 и запуск аналого-цифрового преобразовател  14. Промежуток времени обуславливаетс  временем установлени  преобразовател  12. Сигнал с вы хода АЦП 14 поступает на вход комму татора 34 блока 15. Выход коммутато ра 34 в момент времени t, подключен к входу регистра 36 путем выдачи бл ком 63 сигнала на первый управл ющий вход коммутатора 67 и поступлением на выход 25 блока 19 управл ющего слова из регистра 61. Результат преобразовани  N запоминаетс  в регистре 36. На этом заканчиваетс  первый такт. Во второй такт работы в момент времени t блок 71 вьщает сигнал на запуск блока 72 и на вторые управл ющие входы коммутаторов 67 и 6 кодов. В результате управл ющие слова из регистров 62 и 64 поступают соответственно на выходы 25 и 22 блока 19. При этом на вход соответствующего преобразовател  12 через коммутатор 11 поступает выходна  величина с блока 9 канала 7 данного преобразовател , на входы которого подаетс  через коммутатор 5 выходна  величина объекта кон трол  4 непосредственно и через преобразователь 8. Выходна  величина преобразовател  12, пройд  через коммутатор 13, поступает на вход АЦП 14. В момент времени t блок 72 запускает блок 73 и вьщает сигнал на запуск АЦП 14. Интервал времени выбираетс  исход  из быстродействи  преобразовател  2 - в момент времени t j в нем долж но быть установившеес  значение. Сигнал с выхода блока.14 поступает на вход блока 15 через коммутатор 34, выход которого под действием управл ющего сигнала с выхода 25 блока 19 подключен к входу регист58-6 ра 35. Результат преобразовани  Nj. запоминаетс  в регистре 35. В третий такт работы системы в момент времени tj блок 73 выдает сигнал на запуск блока 74 и на третьи управл ющие входы коммутаторов 67 и 68. В результате управл ющие слова из регистров 63 и 66 поступают соответственно на выходы 25 и 22 блока 19. При этом на вход соответствующего преобразовател  12 через коммутатор 11, управл емого сигналом с выхода 22 блока 19, поступает выходна  величина сумматора 10, на входы которого подаетс  через коммутатор 5 выходна  величина объекта 4 контрол  непосредственно и через преобразователь 8. В момент времени t блок 74 вьщает сигнал на запуск блока 75 и запуск АЦП 14. Интервал времени tj-tj определ етс  быстродействием преобразовател  12. Выходна  величина преобразовател  12 поступает на вход блока 15 и через коммутатор 34, выход которого под управлением сигнала с выхода 25 блока 19 подключен к входу регистра 37, заноситс  в регистр 37 . Результат преобразовани  Nj хранитс -в регистре 37, Результаты преобразовани  N и N, полученные на втором и третьем этапе работы системы, занос тс  из регистров 35 и 37 соответственно в сумматоры 38 и 39, на вторые входы которых в инверсном коде заноситс  содержимое регистра 36 (-N,). Образованные таким образом в сумматорах 38 и 39 разности , и Nj-N, поступают на входы делител  40. В момент времени t,, когда в блоках 38 и 39 образуютс  разности, блок 75 выдает на выходе 26 управл ющий сигнал на делитель 40, а также запускает блок 76. Полученное в делительном устройстве 40 отношение (, ): ( |) поступает на вход сумматора 41, на второй вход которого заноситс  код регистра 42, обратно пропорциональный коэффициенту делени  преобразовател ,, который записан в него с выхода 27 блока 19 при подготовке устройства к контролю данного параметра из регистра 57. Выходной код сумматора 41 поступает на регистр 43, на управл ющий вход которого, в момент времейи tg поступает сигнал с выхода 28 блока 19, св занного с выходом блока 74, который также запускает блок 77. С выхода регистра 43 блока 15 полученный код поступает на вход блока 16, на вторые входы которого из блока 17 поступают нижнее и верхнее граничные значени  контролируемого параметра, 1занесенные с выходов 29 и 30 блока |19 при подготовке устройства к кон тролю данного параметра. Выходнойsufficient for decoding and setting in the blocks of the modes prescribed by them, outputs a signal to the first control input of the switch 68. In this case, the control word from the register 64 enters the output 22 of the block 19 and connects the input of the switch 11 to which it is directly connected the output signal of the control object 4, to the corresponding converter 12. The output signal of the converter 12 through the switch 13, switched by the control word received from the output 23 of unit 19, is fed to the input of the analog digital converter body 14. At time t, block 10 of timer 47 issues a signal to start block 71 and start analog-to-digital converter 14. The time interval is determined by the time it takes to establish converter 12. The output signal from the A / D converter 14 is fed to the input 34 of the unit 15. Output switch 34 at time t, is connected to the input of register 36 by block 63 outputting a signal to the first control input of switch 67 and arriving at output 25 of block 19 of the control word from register 61. The result of the N conversion is stored in register 36. ends the first measure. In the second cycle of operation at time t, block 71 outputs a signal to start block 72 and to the second control inputs of switches 67 and 6 codes. As a result, control words from registers 62 and 64 are received respectively at outputs 25 and 22 of block 19. At the same time, the output of the corresponding converter 12 through the switch 11 receives the output value from block 9 of channel 7 of this converter, to the inputs of which is fed through switch 5 the output value the control object 4 directly and through the converter 8. The output value of the converter 12, having passed through the switch 13, is fed to the input of the ADC 14. At time t, block 72 starts block 73 and gives a signal to start ADC 14. Interval Then, the choice is based on the speed of the converter 2 - at the moment of time t j it should have a steady-state value. The signal from the output of block 14 is fed to the input of block 15 through the switch 34, the output of which is connected by means of a control signal from the output 25 of block 19 to the input register 58-6 pa 35. The result of the conversion Nj. stored in register 35. On the third cycle of system operation at time tj, block 73 issues a signal to start block 74 and to third control inputs of switches 67 and 68. As a result, control words from registers 63 and 66 are fed to outputs 25 and 22, respectively. block 19. At the same time, the output value of the adder 10 is fed to the input of the corresponding converter 12 through the switch 11, controlled by the signal from the output 22 of the block 19, to the inputs of which the control object 4 output directly and through the converter 8 is fed through the switch 5. time t block 74 causes the signal to start block 75 and start ADC 14. The time interval tj-tj is determined by the speed of converter 12. The output value of converter 12 is fed to the input of block 15 and through switch 34, the output of which is controlled by the output from block 25 19 is connected to the input of register 37, is entered into register 37. The result of the conversion Nj is stored in register 37, the results of the conversion N and N obtained in the second and third stages of the system are entered from registers 35 and 37, respectively, to adders 38 and 39, the second inputs of which in the inverse code enter the contents of register 36 ( -N,) The differences thus formed in the adders 38 and 39, and Nj-N, are fed to the inputs of the divider 40. At time t, when differences are formed in blocks 38 and 39, the block 75 outputs a control signal to the divider 40 at output 26, and also starts block 76. The ratio obtained in dividing device 40 (,): (|) is fed to the input of adder 41, the second input of which is entered into a register code 42, inversely proportional to the dividing ratio of the converter, which is written to it from output 27 of block 19 when preparing the device for controlling this parameter from the register 57. The output code of the adder 41 is fed to the register 43, the control input of which, at the time tg, receives a signal from the output 28 of the block 19 connected to the output of the block 74, which also starts the block 77. From the output of the register 43 of the block 15 the received the code enters the input of block 16, the second inputs of which from block 17 receive the lower and upper limit values of the monitored parameter, 1, which were taken from the outputs 29 and 30 of the block | 19 when preparing the device for monitoring this parameter. Output

20185082018508

сигнал с блока 16 поступает на вход блока 18. Блок 77, в момент времени t, соответствующий быстродействию блоков 16 и 18, выдает сигнал дл  5 управлени  через элемент ИЛИ 46 фотосчитывателем 48, свидетельству  об окончании цикла контрол . Фотосчитыватель запускаетс . Происходит подготовка к контролю следующего параметра, аналогично рассмотренному .the signal from block 16 is fed to the input of block 18. Block 77, at time t, corresponding to the speed of blocks 16 and 18, generates a signal for 5 control through the element OR 46 by the photo-reader 48, indicating the end of the monitoring cycle. The photo reader starts. There is a preparation for the control of the next parameter, similar to that considered.

12.12.

гОgo

31 3Z 33 2В Z1 23 . 2.8 29 3031 3Z 33 2B Z1 23. 2.8 29 30

ifzzJ ifzzJ

Фи1.1Phi1.1

Запуп Ikpin За уи ntftm ie/yar Cmftt- tmfeS. . |#.Н ГлЛО ««« .«««Zapup Ikpin Zau ui ntftm ie / yar Cmftt- tmfeS. . | # .N GLO "" "." ""

IIII I, I IIIII I, I I

«I«J « «5- «« «7 f"I" J "" 5- "" "7 f

t .t.

Ut.fUt.f

Claims (3)

1. УСТРОЙСТВО АВТОМАТИЧЕСКОГО КОНТРОЛЯ ПАРАМЕТРОВ, содержащее блок формирования тестовых сигналов, выходы которого подключены к информационным входам первого коммутатора, выходы которого являются выходом устройства, вход которого соединен с информационным входом второго коммутатора, третий коммутатор, выходы которого через первые преобразователи соединены с соответствующими информационными входами четвертого коммутатора, подсоединенного выходом к входу аналого-цифрового преобразователя, блок сравнения, первый вход которого подключен к выходу блока памяти, выход - к блоку индикации, блок управления, первые выходы которого подключены к управляющим входам блока формирования тестовых сигналов, второй, третий, четвертый и пятый выхода - к управляющим входам первого, второго, третьего и четвертого коммутаторов, шестой выход — к запускающему входу аналого-цифрового преобразователя, седьмой и восьмой выходы - соответственно к информационным входам блока памяти, отличающееся тем, что, с целью повышения точности измерения, в него введены вычислительный блок и многоканальный корректирующий блок, каждый канал которого содержит первый сумматор, блок перемножения и второй преобразователь, вход которого подключен к соответствующему выходу второго коммутато- β ра, к соответствующему информационному входу третьего коммутатора, к первому входу блока перемножения и к первому входу первого сумматора, второй вход которого соединен с выходом второго преобразователя и вторым входом блока перемножения, выходы блока перемножения и первого сумматора соединены с соответствующими входами третьего коммутатора, первый информационный вход вычислительного блока - с выходом аналого-цифрового преобразователя, а первый, второй, третий управляющие и второй информационный входа вычислительного блока - соответственно с девятым, десятым, одиннадцатым и двенадцатым выходами блока управления, выход вычислительного блока соединен с вторым входом блока сравнения.1. DEVICE FOR AUTOMATIC CONTROL OF PARAMETERS, comprising a test signal generation unit, the outputs of which are connected to the information inputs of the first switch, the outputs of which are the output of the device, the input of which is connected to the information input of the second switch, the third switch, the outputs of which are connected through the first converters to the corresponding information inputs the fourth switch connected by the output to the input of the analog-to-digital converter, a comparison unit, the first input of which is connected it is accessible to the output of the memory unit, the output is to the display unit, the control unit, the first outputs of which are connected to the control inputs of the test signal generation unit, the second, third, fourth and fifth outputs to the control inputs of the first, second, third and fourth switches, the sixth output - to the triggering input of an analog-to-digital converter, the seventh and eighth outputs, respectively, to the information inputs of the memory block, characterized in that, in order to increase the accuracy of measurement, a computing unit and multichannel the first correction block, each channel of which contains the first adder, the multiplication unit and the second converter, the input of which is connected to the corresponding output of the second switch β, to the corresponding information input of the third switch, to the first input of the multiplication unit and to the first input of the first adder, the second input which is connected to the output of the second converter and the second input of the multiplication unit, the outputs of the multiplication unit and the first adder are connected to the corresponding inputs of the third switch, the first nformatsionny input computing unit - in a yield of analog-to-digital converter, and the first, second, third control input and the second information computing unit - according to the ninth, tenth, eleventh and twelfth output control unit, the calculating unit output is connected to the second input of the comparator. 2. Устройство поп. 1, отличающееся тем, что вычислительный блок содержит пятый коммутатор, информационный вход которого2. The device pop. 1, characterized in that the computing unit comprises a fifth switch, the information input of which SU„„ 1201850 является первым информационным входом блока, управляющий вход - первым управляющим входом блока, первый, второй и третий выходы пятого коммутатора соединены соответственно с входами первого, второго и третьего регистров, выход первого регистра подключен к первому входу второго сумматора, второй выход которого подсоединен к выходу второго регистра и первому входу третьего сумматора, второй вход которого соединен с выходом третьего регистра, выходы второго и третьего сумматоров - с информационным входом делителя, управляющий вход которого является вторым управляющим входом блока, выход делителя соединен с первым информационным входом четвертого сумматора, второй информационный вход которого подключен к выходу четвертого регистра, вход которого является информационным входом блока, выход четвертого сумматора подключен к информационному входу пятого регистра, управляющий вход которого является третьим управляющим входом блока, выход пятого регистра является выходом блока.SU „„ 1201850 is the first information input of the block, the control input is the first control input of the block, the first, second and third outputs of the fifth switch are connected respectively to the inputs of the first, second and third registers, the output of the first register is connected to the first input of the second adder, the second output of which connected to the output of the second register and the first input of the third adder, the second input of which is connected to the output of the third register, the outputs of the second and third adders with the information input of the divider, controlling input for which is the second control input of the block, the output of the divider is connected to the first information input of the fourth adder, the second information input of which is connected to the output of the fourth register, the input of which is the information input of the block, the output of the fourth adder is connected to the information input of the fifth register, the control input of which is the third the control input of the block, the output of the fifth register is the output of the block. 3. Устройство по π. 1, отличающийся тем, что блок управления содержит пульт управления, выход которого соединен с первым входом элемента И, второй вход которого подсоединен с выходом готовности фотосчитывания, первые выходы которого подключены к адресным входам дешифратора, вторые выходы к информационным входам блока выходных регистров и блока промежуточных регистров, управляющие выходы которых подключены к соответствую|щим выходам дешифратора, запускающий вход фотосчитывания - к выходу элемента ИЛИ, первый вход которого, подсоединен к выходу элемента И и запускающему входу таймера, первые выходы которого подключены к управляющим входам шестого и седьмого коммутаторов, информационные входы которых подключены к соответствующим выходам блока промежуточных регистров , выходы блока выходных регистров , шестого и седьмого коммута торов и вторые выходы тай мера являются выходами бло ка.3. The device according to π. 1, characterized in that the control unit comprises a control panel, the output of which is connected to the first input of the And element, the second input of which is connected to the readiness output of the photo reader, the first outputs of which are connected to the address inputs of the decoder, the second outputs to the information inputs of the block of output registers and the block of intermediate registers, the control outputs of which are connected to the corresponding outputs of the decoder, triggering the photosensor input - to the output of the OR element, the first input of which is connected to the output of the AND element and the timer start-up input, the first outputs of which are connected to the control inputs of the sixth and seventh switches, the information inputs of which are connected to the corresponding outputs of the intermediate register block, the outputs of the output register block, the sixth and seventh switches and the second timer outputs are block outputs.
SU833649363A 1983-10-04 1983-10-04 Device for automatic checking of parameters SU1201850A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833649363A SU1201850A1 (en) 1983-10-04 1983-10-04 Device for automatic checking of parameters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833649363A SU1201850A1 (en) 1983-10-04 1983-10-04 Device for automatic checking of parameters

Publications (1)

Publication Number Publication Date
SU1201850A1 true SU1201850A1 (en) 1985-12-30

Family

ID=21084365

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833649363A SU1201850A1 (en) 1983-10-04 1983-10-04 Device for automatic checking of parameters

Country Status (1)

Country Link
SU (1) SU1201850A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 607190, кл. G 05 В 23/02, 1978. Авторское свидетельство СССР № 746559, кл. G 06 F 15/46, 1980. Электронные цифровые вычислительные машины. Киев: Вища школа, 1976. *

Similar Documents

Publication Publication Date Title
SU1201850A1 (en) Device for automatic checking of parameters
SU762175A1 (en) Time variables to code multichannel converter
SU526882A1 (en) Device for entering information about object parameters into an electronic computer
SU1688203A1 (en) Electric parameters register in case of emergency
SU746439A1 (en) Device for collecting data from two-position sensors
SU574732A1 (en) Apparatus for digital correction of base line and selection of peaks of chromatograhic signal
SU1125747A1 (en) Multichannel switching device
SU1185337A1 (en) Device for detecting and recording fault signals
SU1304028A2 (en) Device for visual monitoring of program execution
SU1244676A1 (en) Device for determining production rate of computer
SU408354A1 (en) DEVICE FOR DETERMINATION OF CHANGE CODE CORNER CONVERTER - CODE
SU1168957A1 (en) Information input device
SU1716501A1 (en) Information input device
SU797063A1 (en) Device for automatic measuring of monotonically varying dc voltage
SU1280600A1 (en) Information input device
SU1068712A1 (en) Device for registering single electric pulses
SU840817A1 (en) Device for diagnosis of automatic control system
SU1406588A1 (en) Device for input of information from users
SU702543A1 (en) Device for measuring a parameter of an image signal
SU1223365A1 (en) Analog-to-digital converter with self-check
JPS5698026A (en) Analog-digital conversion system
SU1185343A1 (en) Device for generating interruption signals in case of debugging programs
JPS5717063A (en) Test circuit of microcomputer
SU1247877A1 (en) Device for debugging microcomputers
SU1387044A1 (en) Device for checking rom units