SU1716501A1 - Information input device - Google Patents
Information input device Download PDFInfo
- Publication number
- SU1716501A1 SU1716501A1 SU884375984A SU4375984A SU1716501A1 SU 1716501 A1 SU1716501 A1 SU 1716501A1 SU 884375984 A SU884375984 A SU 884375984A SU 4375984 A SU4375984 A SU 4375984A SU 1716501 A1 SU1716501 A1 SU 1716501A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- information
- block
- input
- outputs
- Prior art date
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл , сбора и экспресс-обработки информации от аналоговых и цифровых датчиков . Цель изобретени -- повышение надежности устройства. Устройство позвол ет вводить и обрабатывать информацию от аналоговых и цифровых датчиков. Блок сбора и обработки данных, вход щий в состав устройства, выполн ет побайтный анализ входной информации; например экстремальный , статистический или отсев сбойной информации. Зил.The invention relates to automation and computer technology and can be used for collecting and express processing information from analog and digital sensors. The purpose of the invention is to increase the reliability of the device. The device allows input and processing of information from analog and digital sensors. The data acquisition and processing unit included in the device performs byte-by-by-by-by-minute analysis of the input information; for example, extreme, statistical, or screening of faulty information. Zil.
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл сбора и экспресс-обработки информации от аналоговых и цифровых датчиков.The invention relates to automation and computing and can be used to collect and express information processing from analog and digital sensors.
Целью изобретени вл етс повышение надежности устройства.The aim of the invention is to increase the reliability of the device.
На фиг. 1 представлена функциональна схема устройства; на фиг. 2 приведен пример реализации блока оперативной пам ти; на фиг. 3 - блок микропрограммного управлени .FIG. 1 shows a functional diagram of the device; in fig. 2 shows an example of implementation of a RAM unit; in fig. 3 - firmware control unit.
На фиг. 1 обозначены аналоговые датчики 1, блок 2 нормировки, аналого-цифровой преобразователь (АЦП) 3, генератор 4 им- пульсов, управл емый делитель 5 частоты, элемент 6 задержки, шина 7 данных, регистр 8 адреса, блок микропрограммного управлени (БМУ) 9, блок 10 оперативной пам ти, блок 11 буферной пам ти, дешифратор 12, шина 13 управлени , мультиплексор 14, парафазный усилитель 15, буферный р&- гистр 16, блок 17 сопр жени , цифровыеFIG. 1 denotes analog sensors 1, block 2 normalization, analog-to-digital converter (ADC) 3, generator 4 pulses, controlled frequency divider 5, delay element 6, data bus 7, address register 8, microprogram control unit (BMU) 9 , memory unit 10, buffer memory unit 11, decoder 12, control bus 13, multiplexer 14, paraphase amplifier 15, buffer p & gistor 16, interface block 17, digital
датчики 18, блок 19 сбрра и обработки данных (процессор сбора данных ПСБД).sensors 18, block 19 of sbrr and data processing (PBCD data acquisition processor).
На фиг. 2 обозначены два регистра 20, 21 адреса и узел 22 оперативной пам ти.FIG. 2 designates two address registers 20, 21 and a memory node 22.
На фиг. 3 обозначены шинный формирователь 23, узел 24 управлени последовательностью микрокоманд, регистр 25 адреса микрокоманд, посто нное запоминающее устройство (ПЗУ) 26.FIG. 3 denotes a bus driver 23, a micro-command sequence control unit 24, a micro-command address register 25, a read-only memory (ROM) 26.
Устройство работает следующим образом .The device works as follows.
Прежде чем начать процедуру сбора данных, осуществл етс загрузка блока 10 оперативной пам ти от центрального процессора (внешнего по отношению к данному устройству). Дл этого на вход данных блока 10 поступают данные, на вход адреса - адрес чеек блока пам ти, на вход записи - сигнал записи. Под воздействием сигнала записи код адреса передаетс через регистр 21 адреса (фиг. 2) на адресный вход узла 22 оперативной пам ти, определ адрес чейки , в которую записываютс данные. Тот же сигнал записи записывает данные в выбрэнс;Before starting the data acquisition procedure, the memory unit 10 is loaded from the central processor (external to this device). To do this, the data input of the block 10 receives data, the address input — the address of the cells of the memory block, and the record input — the recording signal. Under the influence of the write signal, the address code is transmitted through the address register 21 (FIG. 2) to the address input of the operating memory unit 22, determining the address of the cell into which the data is written. The same write signal writes data to the select;
ЁYo
ОABOUT
ел оate about
ную. чейку. Регистр 21 с трем состо ни ми на выходе отключаетс от адресного входа узла 22 в отсутствие сигнала записи. В качестве блока 10 оперативной пам ти может быть использовано посто нное запоминаю- 5 щее устройство (ПЗУ), тогда операци начальной загрузки отсутствует. Информаци блока 10 определ ет пор док опроса каналов , режим подавлени синфазных помех, тип опрашиваемого канала (аналоговый или 10 цифровой), частоту дискретизации АЦП 3, режим работы блока 2 нормировки. Пор док работы устройства определ етс программной работы ЕМУ 9. Эта программа зашита в ПЗУ 26 (фиг. 3) и содержит инст- 15 рукции дл работы блоков устройства. В на- чал-ьный момент регистр 25 адреса микрокоманд сбрасываетс в ноль, указыа на нулевую чейку пам ти блока 26. С нулевс; о адреса ПЗУ 26 располагаетс про- 20 грамма, по которой процессор 19 сбора данных опрашивает определенную чейку блока 10 и анализирует один из ее битов, Если бит установлен, что говорит о завершении процедуры начальной загрузки, то про- 25 цессор. 19 формирует на выходе нулевого результата сигнал, получив который, узел 24 изменит содержимое регистра 25. Таким образом, как только блок 1Q пам ти заполнен , блок 9 микропрограммного управлени 30 переходит на другую программу работы - программу сбора и экспресс-обработки. В качестве узла 24 может быть использована микросхема К1804ВУ4, а блока 19 - К1804ВС1,.35nuyu. cell A register 21 with three output states is disconnected from the address input of the node 22 in the absence of a write signal. As the RAM block 10, a permanent memory device (ROM) can be used, then an initial boot operation is absent. The information of block 10 determines the order of polling channels, the mode of suppression of common mode noise, the type of channel being polled (analog or 10 digital), the sampling frequency of the ADC 3, the mode of operation of block 2. The order of operation of the device is determined by the software work of EMU 9. This program is sewn into ROM 26 (Fig. 3) and contains instructions for the operation of the device blocks. At the start, the microcomputer address register 25 is reset to zero, indicating the zero memory location of block 26. C is zero; About the address of the ROM 26, there is a program 20, according to which the data collection processor 19 polls a certain cell of the block 10 and analyzes one of its bits. If the bit is set, which indicates the completion of the initial boot procedure, then the 25 processor. 19 generates a signal at the output of the zero result, having received which, the node 24 will change the contents of register 25. Thus, as soon as memory block 1Q is full, block 9 of microprogram control 30 switches to another work program, the acquisition and express processing program. As the node 24 can be used chip K1804VU4, and block 19 - K1804BC1, .35
По сним рэботу.устройства по програм ме сбора и экспресс-обработки. Работа наинаетс с чтени константы из блока 10 оперативной пам ти. Дл этого БМУ 9 выставл ет на шину 13 управлени адрес бло- 40 ка 10, который дешифрируетс дешифратором 12. Дешифратор 12 формирует импульс записи, поступающий в блок1 10 оперативной пам ти. Хроме этого, БМУ 9 выставл ет дл процессора 19 команду за- 45 писи, по которой содержимое одного из его внутренних регистров, в котором хранитс адрес текущей чейки блока 10, выдаетс на шину данных. Содержимое регистра поступает по шине данных на вход регистра 20 50 адреса и записываетс в него- по фронту импульса записи. С выхода регистра 20 адрес подаетс на адресный вход узла 22 оперативной пам ти. На следующем шаге БМУAccording to the work of the device on the program of collection and express processing. The operation begins with the reading of the constant from the RAM block 10. For this, the BMU 9 exposes the address of the block 10 to the control bus 13, which is decrypted by the decoder 12. The decoder 12 generates a write pulse, which enters memory unit 10. In addition to this, the BMU 9 exposes to the processor 19 a write command, according to which the contents of one of its internal registers, in which the address of the current cell of block 10 is stored, is output to the data bus. The contents of the register go through the data bus to the input of the address register 20 50 and are written into it on the leading edge of the write pulse. From the output of the register 20, the address is supplied to the address input of the RAM node 22. In the next step, BMU
9выставл ет на шину 13 команду чтени дл 55 блока 19 и сигнал чтени дл блока 10. Блок9 issues a read command for 55 to block 19 and a read signal for block 10 to bus 13. Block
10оперативной пам ти выставл ет на шину данных содержимое чейки, адрес которой записан в регистр 20, а блок 19 читает эти данные с шичы 7 данных. После этого блок The operational memory exposes to the data bus the contents of the cell whose address is recorded in register 20, and block 19 reads this data from the data buster 7. After this block
19 под управлением БМУ 9 начинает анализировать прин тые данные. Данные содержат информацию о том, какой из элементов 2, 5, 8, 17 программируетс . О завершении анализа блок 19 сообщает БМУ 9 по выходу нулевого результата, После этого БМУ 9 выставл ет на вход дешифратора 12 адрес одного из блоков 2, 5, 8 или 17 и команду записи дл блока 19, по которой процессор сбора данных выставл ет на шину 7 константу (в простейшем случае ту же, что и считана из блока 10 оперативной пам ти). В зависимости от того, какой блок дешифрирован , на одном из выходов дешифратора 12 по вл етс строб-импульс, по фронту которого код с шины данных будет записан в один из блоков 2, 5, 8 или 17, определ режим его работы. Цикл, начинающийс чтением константы из блока 10 оперативной пам ти, заканчиваетс после того, как регистры всех вышеназванных блоков будут за-, гружены . Константа, записанна в регистр блока 2 нормировки, согласует динамический диапазон сигнала на входе блока 2 (амплитуда и смещение относительно нул ) с динамическим диапазоном АЦП 3, а в регистр делител 5 -однозначно определ ет временной интервал между предыдущим и последующим интервалами запуска АЦП 3, в регистр 8 - номер подключенного аналогового канала или номера двух каналов в режиме подавлени синфазных помех, в регистр блока 17 сопр жени - номер подключенного цифрового канала. Если частота дискретизации сигналов всех датчиков 1 одинакова, то загрузить регистр управл емого делител 5 частоты следует всего один раз перед началом работы. То же самоё относитс к блокам 2, 8 или 17, если соответственно одинаков динамический диапазон сигналов всех опрашиваемых аналоговых датчиков, подключаетс лишь один аналоговый канал, один цифровой .канал.19, under the control of the BMU, 9 begins analyzing the received data. The data contains information on which of the elements 2, 5, 8, 17 is programmed. Upon completion of the analysis, block 19 informs the BMU 9 on the output of the zero result. After that, the BMU 9 sets the address of the decoder 12 to the address of one of blocks 2, 5, 8 or 17 and the write command for block 19, on which the data acquisition processor sets to the bus 7 is a constant (in the simplest case, the same as that read from block 10 of the RAM). Depending on which block is decrypted, a strobe-pulse appears on one of the outputs of the decoder 12, on the front of which the code from the data bus will be recorded in one of the blocks 2, 5, 8 or 17, determines its mode of operation. The cycle that begins reading the constant from the RAM block 10 is completed after the registers of all the above blocks are loaded. The constant recorded in the register of block 2 normalization matches the dynamic range of the signal at the input of block 2 (amplitude and offset relative to zero) with the dynamic range of the ADC 3, and in the register of the divider 5 uniquely determines the time interval between the previous and subsequent intervals of the start of the ADC 3, in register 8, the number of the connected analog channel or the number of two channels in the mode of common mode interference; in the register of the conjugate block 17, the number of the connected digital channel. If the sampling frequency of the signals of all sensors 1 is the same, then the register of the controlled frequency divider 5 should be loaded only once before starting work. The same applies to blocks 2, 8, or 17, if respectively the same dynamic range of the signals of all the interrogated analog sensors, only one analog channel, one digital channel is connected.
Сигнал от датчика, подключенного к выбранному в данный момент каналу, преобразованный в блоке 2 нормировки, поступает на вход АЦП 3. С приходом импульса запуска с выхода управл емого делител 5 частоты на выходе АЦП 3 по вл етс цифровой код, пропорциональный напр жению сигнала на входе. Импульс запуска, задержанный элементом 6 задержки на врем преобразовани АЦП, записывает этот код в буферный регистр 16 (например, 1533 ИР 33), одновременно импульс. С выхода элемента 6 задержки поступает на БМУ 9, оповеща о готовности данных;The signal from the sensor connected to the currently selected channel, converted in normalization block 2, is fed to the input of ADC 3. With the arrival of a trigger pulse from the output of controlled frequency divider 5, a digital code appears at the output of ADC 3 proportional to the signal voltage the entrance. The trigger pulse, delayed by the delay element 6 at the time of the conversion of the ADC, writes this code to the buffer register 16 (for example, 1533 IL 33), simultaneously a pulse. From the output of the element 6, the delay arrives at the BMU 9, an alert about data readiness;
Под управлением БМУ 9 процессор 10 считывает по шине 7 данных цифровой код из буферного регистра 16. Если программаUnder control of the BMU 9, the processor 10 reads the digital code from the buffer register 16 over the data bus 7. If the program
работы БМУ 9 не предусматривает никаких действий надданными, то под управлением блока 9 процессор 19 записывает этот код в блок 11 буферной пам ти. При этом на выходе блока 11 буферной пам ти по вл етс сигнал готовности, оповещающий внешний процессор о том, что в устройстве по вились данные дл считывани .Since BMU 9 does not provide any actions with data, then under control of block 9, processor 19 writes this code to block 11 of the buffer memory. At the same time, a ready signal appears at the output of the buffer memory unit 11, which notifies the external processor that data for reading has appeared in the device.
Режим работы с цифровыми каналами также задаетс информацией, записанной в блоке 10 оперативной пам ти. При этом нет необходимости записывать коды управлени в регистр 8, блоки 2 и 5. Следует лишь запрограммировать работу блока 17 сопр жени . Дл этого блок 9 выставл ет на шину 13 у п равл е ни адрес этого блока и команду записи дл процессора 19. После дешифрации импульсом записи с выхода дешифратора 12 данные выставлени процессором 19 будут записаны в блок 17, определ режим его работы. Если устройство осуществл ет сбор данных только от одного датчика цифровой информации, то программирование блока 17 осуществл етс только один раз перед началом работы. В качестве блока 17 может быть использована микросхема 580ВВ55, котора обладает качеством двунаправленной передачи данных. Таким образом , имеетс возможность адаптивного: управлени теми процессами и устройства- ми, к которым подключены аналоговые и цифровые датчики. Дл этого часть цифровых датчиков следует заменить приёмниками цифровой информации (в простейшем случае цифроаналоговыми преобразоватё- л ми). Схема адаптивного управлени выгл дит следующим образом: сбор данных от аналоговых и цифровых датчиков, контроль параметров входной информации, котора пропускаетс через процессор 19, и, в слу- чае необходимости, выдача команд или управл ющих кодов внешним исполнительным элементами устройства, подключенным вместо некоторых цифровых датчиков.The mode of operation with digital channels is also set by the information recorded in the RAM block 10. In this case, there is no need to write control codes in register 8, blocks 2 and 5. It is only necessary to program the operation of block 17 of the conjugation. For this, block 9 sets on bus 13 a parallel address of this block and a write command for processor 19. After the pulse is decoded from the output of the decoder 12, the data from the processor 19 will be written to block 17, determining its mode of operation. If the device collects data from only one digital information sensor, then block 17 is programmed only once before starting work. As a unit 17, a 580BB55 microcircuit can be used, which possesses the quality of bi-directional data transmission. Thus, it is possible to adaptively: control those processes and devices to which analog and digital sensors are connected. For this, part of the digital sensors should be replaced by receivers of digital information (in the simplest case, digital-analog converters). The adaptive control scheme is as follows: collecting data from analog and digital sensors, monitoring parameters of input information that passes through processor 19, and, if necessary, issuing commands or control codes to external device actuators connected instead of some digital signals. sensors.
Применение процессора 19 дл побайт- ного анализа входной информации.(экстре- мальный анализ, отсев сбойной информации , статистический анализ) повышает надежность устройства, сочетание в одном устройстве аналоговых и цифровых каналов расшир ет возможную область его применени .The use of processor 19 for byte-by-analysis of input information (extreme analysis, screening of faulty information, statistical analysis) increases the reliability of the device, combining analog and digital channels in a single device expands the possible area of its application.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884375984A SU1716501A1 (en) | 1988-01-05 | 1988-01-05 | Information input device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884375984A SU1716501A1 (en) | 1988-01-05 | 1988-01-05 | Information input device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1716501A1 true SU1716501A1 (en) | 1992-02-28 |
Family
ID=21354670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884375984A SU1716501A1 (en) | 1988-01-05 | 1988-01-05 | Information input device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1716501A1 (en) |
-
1988
- 1988-01-05 SU SU884375984A patent/SU1716501A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1310796, кл, G 06 F 3/05, 1985. Авторское свидетельство СССР № 1298734, кл. G 06 F 3/05, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1716501A1 (en) | Information input device | |
US6751512B1 (en) | Data recorder and module | |
SU1275419A1 (en) | Information input device | |
SU1231529A1 (en) | Device for transmission of telemetering information | |
RU2125238C1 (en) | Data registration system | |
SU1443004A1 (en) | Analog-digital data capture device | |
SU1485225A1 (en) | Data input unit | |
SU1277165A2 (en) | Device for reducing redundancy of information | |
SU1114983A1 (en) | Device for analysis of non-periodic pulse signal shape | |
SU1520531A1 (en) | Device for interfacing computer with users | |
SU1282107A1 (en) | Information input device | |
SU1406596A1 (en) | Device for recording results of check | |
SU1742790A1 (en) | Device for checking parameters | |
SU1247877A1 (en) | Device for debugging microcomputers | |
SU1212394A1 (en) | Apparatus for monitoring incubators | |
SU489124A1 (en) | Device for recording information | |
SU1201850A1 (en) | Device for automatic checking of parameters | |
RU2217791C1 (en) | Data input device | |
SU1242918A1 (en) | Device for diagnostic checking of control systems | |
SU526882A1 (en) | Device for entering information about object parameters into an electronic computer | |
KR900007123B1 (en) | Data aquisition system using ibm-pc | |
SU1751859A1 (en) | Multichannel converter of series-to-parallel code | |
SU1617441A1 (en) | Logical analyzer | |
RU1837276C (en) | Meter-to-digital computer interface device | |
SU1608661A1 (en) | Microprogram control device |