Устройство содержит преобразователь 1 напр жение-код, генератор 2 запуска, формирователь 3 управл н цих сигналов, блок 4 триггеров па,м ти, блок 5 вычитани кодов и компдратор 6.The device contains a voltage-to-code converter 1, a start generator 2, a shaper 3 of control signals, a block of 4 pa, flip-flop triggers, a block 5 of code subtraction, and a computer 6.
Устройство работает следующим образом.The device works as follows.
Генератор 2 запуска преобразовател напр жение-код формирует импульсную последовательность, запускающую преобразователь 1 н 1пр жение код, на вход которого поступает исследуемое напр жение. По первому импульсу генератора 2 запуска преобразовател напр жение-код осуществл ет преобразовани поступающего на его вход напр жени в цифровой код, который по сигналу с формировател 3 управл ющих сигналов заноситс в блок 4 триггеров пам ти. Второй импульс с генератора 2 запуска запускает преобразователь 1 напр жениекод повторно. После окончани процесса второго преобразовани формирователь 3 управл ющих сигналов своим выходньом сигналом стробирует блок 5 вычитани кодов, в котором в этом такте производитс вычитание кодов, поступакадих с выходов преобразовател 1 напр жение-код 8 и блока 4 триг-. геров пам ти. Разность кодов с выхода блока 5 вычитани кодов поступает на один вход компаратора 6, на другой вход которого поступают коды, соответствующие допустимой точности измерени . По сигналу с.формировател 3 управл ющих сигналов в компараторе б осуществл етс сравнение указанных кодов,The converter start-up generator 2 generates a pulse sequence that triggers the converter 1 to 1 voltage, the code to the input of which the voltage under test is fed. In the first pulse of the generator 2, the voltage converter start-up converts the voltage arriving at its input into a digital code, which, by a signal from the driver 3, of the control signals is entered into the block 4 of memory triggers. The second pulse from the generator 2 starts the converter 1, the voltage code again. After the second conversion process is over, the control signal conditioner 3 with its output signal gates the code subtraction unit 5, which in this step subtracts the codes received from the outputs of the voltage-code-8 converter 1 and the tri-block 4. Gerov memory. The difference of the codes from the output of block 5 of the code subtraction is fed to one input of the comparator 6, to the other input of which codes are received that correspond to the permissible measurement accuracy. According to the signal of the former of the control signals 3 in the comparator, the indicated codes are compared,
. При отсутствии сигнала на выходе компаратора 6, что соответствует превышению допустимой точности измерени , процесс измерени продолжаетс аналогичным образом, то есть происходит следующий такт ангшого-цифрового преобразовани в преобразователе 1 напр жение-код и перезапись информации в блок 4 триггеров пам ти по сигналу с формировател 3 управл ющих сигналов, В случае удовлетворени условий сравнени допустимому. In the absence of a signal at the output of the comparator 6, which corresponds to exceeding the permissible measurement accuracy, the measurement process continues in the same way, i.e. the next tact of the angular-digital conversion occurs in the voltage-code converter 1 and the information is copied to the block 4 of the memory triggers 3 control signals, if the comparison conditions are acceptable
значению на вьоходе компаратора б формируетс сигнал, по которому происходит окончание процесса измерени . Устройство особенно эффективно используетс в системах с непрерывным измерением последовательности величин .the value at the input of the comparator b, a signal is formed, which is the end of the measurement process. The device is particularly effective in systems with continuous measurement of a sequence of quantities.