SU1196898A1 - Устройство дл обработки данных гистограмм - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ДАННЫХ ГИСТОГРАММ, содержащее первый блок пам ти, первый сумматор, блок микропрограммного управлени , выход микрокоманд ifOToporo Соединен с информационным входом первого блока пам ти, отличающеес  тем, что, с целью повьшени  быстродействи , в него введены («V-1) блоков пам ти, () сумматоров , ( формирователей пр моугольных импульсов, регистров результата, регистр логических условий и операционный блок, причем первый информационный вход каждого jcyMMaTopa соединен с выходом соответствующего формировател  пр моугольных импульсов, второй информационный вход первого сумматора соединен с информационным выходом операционного блока, второй информационный вход (i-fl)-ro сумматора соединен с выходами разр дов 1-го регистра результата, где t « 1, (-1, информационный выход калсдого сумматора соединен с информационным входом соответствующего регистра результата, знаковый выход - с входом соответствующего разр да регистра логических условий, ин формационный выход каждого блока пам ти - с входом соответствующего формировател  пр моугольных импульсов , а информационный вход подключен к выходам разр дов соответствуюп1его регистра результата, выходы разр дов регистра логических условий соединены с перв1 1м информационным входом операционного.блока , второй информационный вход которого  вл етс  информационным входом устройства, адресный выход i операционного блока соединен с адресным входом каждого блока пам (Л ти, выход логических условий. с первым входом логических условий блока микропрограммного управлени , второй и третий входы логических условий которого  вл ютс  соответственно первЕЯм и вторым входами задани  режима работы устройства, ;о а выход микрокоманд блока микропрограммного управлени  соединен с вхо00 дами Кода операций операционного :& блока, входами управлени  записью00 чтением каждого введенного блока пам ти , входами разрешени  каждого формировател  пр моугольных импульсов , входами управлени  каждого сумматора, входами стробировани  каждого регистра результата, с первым и вторым выходами состо ний устройства, вход команд блока микропрограммного управлени   вл етс  входом номера режима обработки устройства , установочный вход - входом установки исходного состо ни  уст .ройства, первый синхронизирующий

Description

вход устройства соединен с- синхронизиpye ыми входами операционного блока каждого сумматора, каждого регистра результата, регистра логических условий и блока микропрограммного управлени , второй синхронизирующий вход устройства соединен с синхронизиру щими входа1 01 блоков пам ти, причем операционный блок содержит два мультиплексора условий, два регистра данных, мультиплексор данных, элемент НЕ, два деши(}ч атора , две группы элементов НЕ, узел задани  адреса, группу элементов ИЛИ и регистр адреса, выходы разр дов которого  вл ютс  адресньм выходом операционного блока, информа1щонный вход первого мультиплексора условий  вл етс  первым информационньм входом операционного блока, второй информационный вход которого соединен с информационнюш входами первого и второго регистров данных, выходы разр дов первого регистра данных  вл етс  информационным выходом операционного блока, выход логических условий которого соединен с выходом второго мультиплексора условий , а вход кода операции соединен с разрешающими входами первого и второго мультиплексоров условий, мультиплек сора данных, первого и второго дешифраторов первого регистра данных

96898 ,

и узла задани  адреса, выход которого подключен к первым входам элементов ИЛИ группы, вторые входы которых соединены соответственно с выходами элементов НЕ первой группы выходы элементов ИЛИ группы соеди- нены с информационньм входом регистра адреса, выход первого мультиплексора условий соединен с первым информационным входом второго мультиплексора условий и через элемент НЕ - с информационным вхрдом первого дешифратора, выходы которого через элементы НЕ второй группы соединены с первым информационным входом узла задани  адреса, второй информационный вход которого соединен с выходами разр дов второго регистра данных, выход мультиплексора данных соединен с вторым информационным входом второго мультиплексора условий , информа1щонньй вход - с выходами разр дов второго регистра данных , выход второго мультиплексора условий - с информационным входом второго деши(}фатора, выходы которого соединены соответственно с входами элементов НЕ первой группы, синхронизирующие входы первого и второго регистров данных, узла задани  адреса и регистра адреса соединены с синхронизирующим входом операционного блока.

1

Изобретение относитс  к вычислительной технике и может быть использовано дл  обработки статистической информации.

Цель изобретени  - повышеиие быстродействи  устройства.

На фигЛ-З представлена схема предлагаемого устройства; на гЛ пример работы устройства.

Устройство содержит блоки 1 пам ти , формирователи 2 пр моугольных импульсов, сумматоры 3,регистры 4 результата, регистр 5 логических условий, мультиплексор 6, узел 7 задани  следующего адреса, регистр 8 команд, узел 9 формировани  микрокоманд , узел 10 пам ти, регистры 11 и 12 микрокоманд, регистры 13 и 14 данньк, мультиплексор 15 данных.

мультиплексор 16 условий, мультиплексор 17 условий, элемент НЕ 18, дешифраторы 19 и 20, группы 21 и 22 элементов НЕ, узел 23 задани  адреса , группа 24 элементов ИЛИ, регистр 25 адреса, входы и выходы 26-38 устройства, блок 39 микропрограммного управлени , операционный блок 40.

Устройство работает следующим образом .

Предварительно с входа 32 установки устройства в исходное состо ние на установочный вход узла 9 поступает сигнал отрицательной пол рности . На выходе узла 9 устанавливаетс  нулевой адрес узла 10 пам ти. . Извлеченна  микрокоманда из узла 10 записываетс  в первый 11 н второй

3

12 регистры микрокоманд. В регистре 11 содержитс  управл ющее поле микрокоманд , в регистре 12 - адрес перехода к подпрограмме. Узел 7 па основе информационного сигнала, поступающего с мультиплексора 6, и управл ющих сигналов, поступающих с регистра 11, формирует тип выполн емой инструкции. В исходном состо нии с помощью мультиплексора 6 опр шиваетс  вход 33 логических условий по состо нию которого провер етс  наличие записанной команды в регистре 8 команд. При нулевом сигнале на входе 33 логических условий узел 7 формирует инструкцию перехода по адресу, записанному в регистре 8, а при единичном сигнале - инструкцию перехода по счетчику микрокоманд, вход щего в состав узла 9. Причем счетчик микрокоманд узла 9 может работать как в режиме инкрементировани  (т.е. увеличени  содержимого на единицу), так и в режиме повторени  предыдущего адреса (режим задаетс  управл ющим полем микрокоманды ) . В исходном состо нии счетчик узла 9 работает в режиме повторени  предыдущего адреса.

Основные команды, выполн емые устройством, задаваемые с помощью внешнего устройства, следующие: суммирование элементов гистограммыj вычитание элементов гистограммы; тип выполн емой операции, например, медианна  фильтраци , эквализаци  гистограммы, определение минимального или максимального значений гистограммы.

При выполнении команд суммировани  или вычитани  элементов гистограммы с помощью мультиплексора 6 провер етс  состо ние входа 34 логических условий, по состо нию которого определ етс  наличие записанных данных в первый 13 и второй 14 регистры данных. При нулевом сигнале на входе 34 логических условий узел 7 формирует инструкцию перехода узла 9 по адресу регистра 12, т. обработка данных, записанных в первом 13 и втором 14 регистрах данных разрешена. Иначе узел 7 формирует инструкцию перехода по содержимому счетчика микрокоманд узла 9, т.е. реализуетс  режим ожидани  (повторна  проверка состб ни  входа 24 логических условий). С помощью управл нидих сигналов на выходах 36 и 37

96898 4 .

состо ни  устройство оповещает внешние устройства .соответственно о режиме функционировани  устройства (ожидание команды/работа) и о готрв5 ности (или неготовности) устройства прин ть дл  обработки входные данные. Гистограмма статическрго распределени  строитс  с помощью простого алгоритма: на каждом шаге выборки отсчета измер емого сигнала Б содержимое  чейки пам ти с адресом измен етс  на единицу.

При построении гистограммы посредством соответствующего управл ющего пол  микрокоманды, записанной в регистре 11, осуществл етс  запрет работы дешифраторов 19 и 20, адрес блоков 1 пам ти определ етс  узлом

20 23 задани  адреса в соответствии с записанной информацией в регистре 14. Сформированный адрес записываетс  в регистр 25 адреса. В блоках 1 пам ти параллельно формируетс 

25 гистограмм, причем в с, -блоке 1 пам ти формируетс  2 точньк отсчетов гистограммы, в то врем  как в остальных блоках 1 пам ти стро тс  грубые отсчеты гистограммы статистического

2Q распределени . Число отсчетов гистограммы , формируемое в 1 -пам ти , определ етс  как 2, где

1 1 и с, , соответственно емкость блока 1 пам ти равна 2. Адрес i- блока 1 пам ти.АJ определ етс  следующим образом: ()

где i :},-; при 1 i ; с . В соответствии с адресами А. блоков 1 пам ти осуществл етс  считывание содержи мого соответствуюпр х 1  чеек пам ти

40 и изменение содержимого  чеек на единицу в сумматорах 3. Преобразованна  в сумматорах 3 информаци  записываетс  в регистры 4, а в следующем машинном цикле осуществл 45 етс  запись содержимого регистров 4 в соответствующие .блоки 1 па1-1 ти. Режимы Чтение и Запись блоков 1 пам ти, операции инкрементировани  на единицу и декрементировани  на единицу в сумматорах 3, а также сигналы разрешени  вьщачи информации регистрами 4 и формировател ми

2задаютс  соответствующими пол ми микрокоманды, записанной в регистре

11. По окончании формировани  гистограммы в блоках 1 пам ти вьтолн етс  команда в соответствии с записью в регистре 8.

5

Рассмотрим функционирование уст

ройства дл  обработки гистограмм в режиме поиска медианы гистограммы статического распределени .

Медианой статического распределени  , j-m ,-М т H,-Ni п N  вл етс  элемент Dij , дл  которого существует (L-1)/2 элементов, меньших или равных ему по величине, и (L-1)/2 элементов, больших или равных ему по величине, где L(2M+l)

(2N+1). Поиск медианы в устройстве осуществл етс  следующим образом. В соответствии с управл ющим полем микрокоманды, записанной в регистре 11, в уэле 23 формируетс  нулевой адрес обращени  к блокам 2 пам ти. Из регистра 13 данньсх в первый сумматор 3 заноситс  величина (L-l)/2, в то врем  как в остальных сумматорах 3 устанавливаютс  нулевые величины . Далее выполн етс  операци  вычитани  из содержимого нулевой  чейки i-го блока 1 пам ти содержимого -го сумматора 3; при этом формирователи 2 открыты дл  передачи информации. Результаты операции вычитани  занос тс  в соответствующие регистры 4, а содержимое знака вых разр дов сумматоров 3 заноситс  в регистр 5 логических условий. С помощью мультиплексора 16 условий опрашиваетс  значение знакового разр да первого сумматора 3. Выходное значение мультиплексора 16 подаетс  через элемент НЕ 18 на информационный вход дешифратора 19 и на информационный вход мультиплексора 17. Если знаковый разр д первого сумматора 3 равен единице, т.е. результат операции вычитани  отрицательньй , то с помощью депшфратора 19 и соответствующего элемента из группы 21 элементов НЕ осуществл етс  маскирование по ИЛИ cj.-ro разр да адреса узла 23, означающее, что медиана содержитс  во второй половине гистограммы, а ,-й разр д адреса равен единице. При нулевом знаковом разр де первого сумматора 3 адрес узла 23 не измен етс , т.е. медиана расположена в первой половине гистограммы статистического распределени . Последующие (ц,-1) циклов разр дного определени  адреса в узле 23 дл  определени  медианы имеют следующий вид.В { -и сумматор 3 заноситс  содержимое t -1 регистра 4.

968986

При единичном значении разр да адреса dj.,, id iq-1, определенного в предьщущем цикЛе в «у суммато pax 3, выполн етс  операци  суммиJ ровани  содержимого i-го сумматора 3 с содержимым выбранной  чейки -го блока 1 пам ти по адресу, определенному в предьадзгщем цикле, где i 1, { . При нулевом значении разto р да адреса , определенного в предыдущем цикле, с помощью мультиплексора 17, дешифратора 20, соответствуиицего элемента из группы 22 элементов НЕ и соответствующего эле (5 мента из группы 24 элементов ИЛИ в регистре 25 адреса устанавливаетс  значение разр да адреса «, равное единице. В сумматорах 3 выполн етс  операци  вычитани  содержимого -го

20 сумматора 3 и соответствующей  чейки

1-го блока 1 пам ти. По величине знакового разр да (q-d+1)сумматора 3 определ етс  истинное значение с разр да блока 1 пам ти. Таким образом,

25 по построенным грубым и точным отсчетам гистограмм в блоках 1 пам ти поиск медианы осуществл етс  всего за циклов сравнени . Код управлени  мультиплексора 16, мультигшек30 сора 17, дешифраторов 19 и 20, узла 23 задаетс  соответствующими пол ми микрокоманд, записанных в узле 10. Результат поиска медианы считываетс  с регистра 25.

Рассмотрим пример поиска медианы

дл  четырехразр дных входных данных. Устройство содержит четьчре восьмиразр дных сумматоров 3 и четыре блока 1 пам ти. На фиг.4 приведены грубые и точные отсчеты гистограммы

дл  произвольного статистического распределени  дл  окрестности 9«9 элементов. В исходном состо нии узлом 23 в регистре 25 устанавливаетс  нулевой адрес . В первый сумматор 3 заноситс  величина (9-9+1). Результат операции вычитани  в первом сумматоре 3 содержимого  чейки пам ти блока 1 пам ти по адресу 0000 и содержимого сумматора равен Е, 60-41 19. Результаты операции вычитани  в осталь ных сумматорах 3 не привод тс , так как данные операции  вл ютс  избыточными дл  данного цикла сравнени . Так как результат О, то знаковый разр д первого сумматора 3 р11век нулю и результирующее значение , Ъо втором цикле сравнени  определ 7

етс  а. Поскольку , то предварительно устанавливаетс  а 1 и во втором сумматоре 3 вьтолн 1тс  операци  вычитани  F, и содержимого  чейки пам ти по адресу 0100 F -19-39 -20. Если , то истинное значение а,1. В третьем цикле сравнени  выполн етс  операци  суммировани  в третьем сумматоре 3 значени  F2 с содержимым  чейки третьего блока 1 пам ти по адресу 0100 Р. -20+ . Так как Рэ70, то а 0. В четвертом цикле сравнени  Аосле предварительной установки значени  в четвертом сумматоре 3 выполн етс  операци  вычитани  из F, содержимого четвертого блока 1 пам ти . так как „ ,0, то . Результирующий адрес, сформи968988

Рованный в регистре 25 равен 0100 и соответственно величина медианы iJ,. с помощью данного устройства дл  обработки гиcтoгpa lы за о, 5 поразр дных сравнений по построенным грубым и точным отсчетам гистограмм вьтолн ютс  и другие вычислительные операции статистической обработки информации, например. 10 зквализаци  гистограммы, Ъпредедение минимального и максимального значений статистического распределени . При выполнении операции эквализации гистограммы осуществл етс  5 поразр дное тестирование входного числа, записанного в регистре 14 данных, мультиплексором 15 с целью определени  адресов блоков 1 пам ти в процессе поиска результата.

Фиг. 1

фиг. 2

itB

J tff - /S

16

В

13

21

23

i

fS

№

гг

20

I

29 .35

Claims (1)

1. УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ДАННЫХ ГИСТОГРАММ, содержащее первый блок памяти, первый сумматор, блок микропрограммного управления, выход микрокоманд которого Соединен с информационным входом первого блока памяти, отличающееся тем, что, с целью повышения быстродействия, в него введены 1) блоков памяти, (Ц.-1) сумматоров, формирователей прямоугольных импульсов, η, регистров результата, регистр логических условий и операционный блок, причем первый информационный вход каждого ^сумматора соединен с выходом соответствующего формирователя прямоугольных импульсов, второй информационный вход первого сумматора соединен с информационным выходом операционного блока, второй информационный вход (i+D-го сумматора соединен с выходами разрядов ΐ-го регистра результата, где ΐ ^я 1, <^-1, информационный выход каждого сумматора соединен с информационным входом соответствующего регистра результата, знаковый выход - с входом соответствующего разряда регистра логических условий, ин^ формационный выход каждого блока памяти - с входом соответствующего формирователя прямоугольных импульсов, а информационный вход подключен к выходам разрядов соответ ствующего регистра результата, выходы разрядов регистра логических условий соединены с первым информационным входом операционного блока, второй информационный вход которого является информационным входом устройства, адресный выход операционного блока соединен с адресным входом каждого блока памяти, выход логических условий. с первым входом логических условий блока микропрограммного управления, второй и третий входы логических условий которого являются соответственно первым и вторым входами задания режима работы устройства, выход микрокоманд блока микропрограммного управления соединен с входами кода операций операционного блока, входами управления записьючтением каждого введенного блока памяти, входами разрешения каждого формирователя прямоугольных импульсов, входами управления каждого сумматора, входами стробирования каждого регистра результата, с первым и вторым выходами состояний устройства, вход команд блока микро- программного управления является входом номера режима обработки устройства, установочный вход - входом установки исходного состояния устройства, первый синхронизирующий вход устройства соединен с· синхронизируемыми входами операционного блока каждого сумматора, каждого регистра результата, регистра логических условий и блока микропрограммного управления, второй синхронизирующий вход устройства соединен с синхронизирующими входами блоков памяти, причем операционный блок содержит два мультиплексора условий, два регистра данных, мультиплексор данных, элемент НЕ, два дешифратора, две группы элементов\НЕ, узел задания адреса, группу элементов ИЛИ и регистр адреса, выходы разрядов которого являются адресным выходом операционного блока, информационный вход первого мультиплексора условий является первым информационны* входом операционного блока, второй информационный вход которого соединен с информационными входами первого и второго регистров данных, выходы разрядов первого регистра данных является информационным выходом операционного блока, выход логических условий которого соединен с выходом второго мультиплексора условий, а вход кода операции соединен с разрешающими входами первого и второго мультиплексоров условий, мультиплексора данных, первого и второго дешифраторов первого регистра данных и узла задания адреса, выход которого подключен к первым входам элементов ИЛИ группы, вторые входы которых соединены соответственно с выходами элементов НЕ первой группы^ выходы элементов ИЛИ группы соеди— · йены с информационна входом регистра адреса, выход первого мультиплексора условий соединен с первым информационным входом второго мультиплексора условий и через элемент НЕ - с информационным входом первого дешифратора, выходы которого через элементы НЕ второй группы соединены с первым информационным входом узла задания адреса, второй информационный вход которого соединен с выходами разрядов второго регистра данных, выход мультиплексора данных соединен с вторым информационным входом второго мультиплексора условий, информационна вход - с выходами разрядов второго регистра данных, выход второго мультиплексора условий - с информационным входом второго дешифратора, выходы которого соединены соответственно с входа' г ми элементов НЕ первой группы, синхронизирующие входы первого и второго регистров данных, узла задания адреса и регистра адреса соединены с синхронизирующим входом операционного блока.