SU1190490A1 - Pulse shaper - Google Patents

Pulse shaper Download PDF

Info

Publication number
SU1190490A1
SU1190490A1 SU833667660A SU3667660A SU1190490A1 SU 1190490 A1 SU1190490 A1 SU 1190490A1 SU 833667660 A SU833667660 A SU 833667660A SU 3667660 A SU3667660 A SU 3667660A SU 1190490 A1 SU1190490 A1 SU 1190490A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
elements
trigger
bus
Prior art date
Application number
SU833667660A
Other languages
Russian (ru)
Inventor
Вадим Олегович Васюкевич
Original Assignee
Институт Электроники И Вычислительной Техники Ан Латвсср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Электроники И Вычислительной Техники Ан Латвсср filed Critical Институт Электроники И Вычислительной Техники Ан Латвсср
Priority to SU833667660A priority Critical patent/SU1190490A1/en
Application granted granted Critical
Publication of SU1190490A1 publication Critical patent/SU1190490A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ , содержащий первый, второй и третий элементы , а также регулируемый элемент задержки, вход которого объединен с первыми входами первого и третьего элементов И-НЕ, а выход - с первым входом второго элемента И-НЕ и с вторым входом третьего элемента И-НЕ, выход последнего подключен к вторым входам первого и второго элементов И-НЕ, выход первого элемента И-НЕ св зан с третьим входом второго элемента И-НЕ и с первой выходной шиной формировател  импульсов, а выход второго элемента И-НЕ соединен с второй выходной шиной формировател  импульсов, отличающийс  тем, что, с целью повышени  помехоустойчивости, в него введены четвертый и п тый элементы И-НЕ, первый и второй триггеры, первый и второй элементы И, причем выход первого элемента И-НЕ соединен с R-входом первого триггера и с первым входом четвертого элемента И-НЕ, выход второго элемента И- НЕ подключен к первым входам п того элемента И-НЕ и первого элемента И, второй вход которого св зан с шиной установки формировател  импульсов, а выход - с Sвходом первого триггера, пр мой и инверсный вы.чоды первого триггера подключены к вторым входам соответственно п того и четвертого элементов И-НЕ, выход четвертого элемента И-НЕ соединен с R-входом второго триггера, выход п того элемента И-НЕ (Л соединен с S-входом второго триггера, выход которого подключен к второму входу второго элемента И, первый вход последнего св зан с входной шиной формировател  импульсов , а выход - с первым входом первого элемента И-НЕ.PULSE FORMER containing the first, second and third elements, as well as an adjustable delay element, the input of which is combined with the first inputs of the first and third elements AND-NOT, and the output with the first input of the second element AND-NOT and with the second input of the third element AND- NOT, the output of the latter is connected to the second inputs of the first and second elements of the NAND, the output of the first element of the NAND is connected with the third input of the second element of the NAND and the first output bus of the pulse former, and the output of the second element of the NAND is connected to the second output bus pulse generator, characterized in that, in order to improve noise immunity, the fourth and fifth AND-NOT elements, the first and second triggers, the first and second AND elements are introduced into it, and the output of the first AND-NE element is connected to the R input of the first trigger and with the first input of the fourth NAND element, the output of the second NAND element is NOT connected to the first inputs of the fifth NAND element and the first AND element, the second input of which is connected to the pulse driver installation bus and the output to the S input of the first trigger, direct and inverse you first the first trigger is connected to the second inputs of the fifth and fourth elements of the NAND, respectively, the output of the fourth element of the NAND is connected to the R input of the second trigger, the output of the fifth element of the NAND (L is connected to the S input of the second trigger, the output of which is connected to the second input of the second element I, the first input of the last one is connected to the input bus of the pulse former, and the output to the first input of the first AND element.

Description

4four

ХX

Изобретение относитс  к импульсной технике , а именно к устройствам дл  формировани  импульсов, и может быть использовано в автоматике, вычислительной и измерительной технике.The invention relates to a pulsed technique, namely, devices for generating pulses, and can be used in automation, computing and measuring technology.

Цель изобретени  - повышение помехоустойчивости .The purpose of the invention is to improve noise immunity.

На чертеже приведена структурна  схема предложенного устройства.The drawing shows a block diagram of the proposed device.

Формирователь импульсов содержит первый , второй, третий, четвертый и п тый элементы И-НЕ 1, 2, 3, 4 и 5 соответственно, регулируемый элемент 6 задержки, первый и второй элементы И 7 и 8, первый 9 и второй Ю триггеры, входную шину 11, первую 12 и вторую 13 выходные шины и шину 14 установки.The pulse shaper contains the first, second, third, fourth and fifth elements AND-NOT 1, 2, 3, 4 and 5, respectively, an adjustable delay element 6, the first and second elements 7 and 8, the first 9 and second Yu triggers, the input bus 11, the first 12 and the second 13 output tires and the bus 14 installation.

Первые входы первого и третьего элементов И-НЕ 1 и 3 св заны между собой и с входом регулируемого элемента 6 задержки , выход которого соединен с первым входом второго элемента И-НЕ 2 и с вторым входом третьего элемента И-НЕ 3, выход последнего подключен к вторым входам первого и второго элементов И-НЕ 1 и 2, выход первого элемента И-НЕ 1 св зан с третьим входом второго элемента И-НЕ 2, с R-входом первого триггера 9, с первым входом четвертого элемента И-НЕ 4 и с первой выходной шиной 12 формировател  импульсов , выход второго элемента И-НЕ 2 под ключен к второй выходной шине 13 формировател  импульсов и к первым входам п того элемента И-НЕ 5 и первого элемента И 7, второй вход которого св зан с шиной 14 установки, а выход - с S-входом первого триггера 9, пр мой и инверсный выходы первого триггера 9 подключены к вторым входам соответственно п того и четвертого элементов И-НЕ 5 и 4, выход четвертого элемента И-НЕ 4 соединен с R-входом второго триггера 10, выход п того элеMeHta И-НЕ 5 соединен с S-входом второго триггера 10, выход которого подключен к второму входу вторрго элемента И 8, первый вход последнего св зан с входной шиной 11 формировател  импульсов, а выход - с первым входом первого элемента И-НЕ 1. Первый и второй триггеры  вл ютс  RSтриггерами с инверсными входами и управл ютс  нулевыми уровн ми.The first inputs of the first and third elements AND-NOT 1 and 3 are connected to each other and to the input of the adjustable delay element 6, the output of which is connected to the first input of the second AND-NOT element 2 and to the second input of the third AND-NOT element 3, the output of the latter is connected to the second inputs of the first and second elements AND-NOT 1 and 2, the output of the first element AND-NOT 1 is connected with the third input of the second element AND-NOT 2, with the R-input of the first trigger 9, with the first input of the fourth element AND-NOT 4 and with the first output bus 12 pulse driver, the output of the second element AND-NOT 2 is under the key to the second output bus 13 of the pulse driver and to the first inputs of the fifth element AND-HE 5 and the first element AND 7, whose second input is connected to the installation bus 14, and the output to the S input of the first trigger 9, forward and inverse outputs the first trigger 9 is connected to the second inputs of the fifth and fourth elements, AND-NOT 5 and 4, respectively; the output of the fourth element, AND-NO 4 is connected to the R input of the second trigger 10, the output of the fifth Element MeHta AND-NOT 5 is connected to the S input of the second trigger 10, the output of which is connected to the second input of the second element AND 8, the first input of the last it is coupled to the input bus 11, pulse shaper, and the output - to the first input of the first AND-NO element 1. The first and second triggers are RStriggerami with inverted inputs and are controlled by levels of zero.

Формирователь работает следуюш,им образом .Shaper works in the following way.

В исходном состо нии на входной шине 11 поддерживаетс  нулевой сигнал, под действием которого через элемент И 8 и регулируемый элемент 6 задержки на выходах элементов И-НЕ 1, 2 и 3 устанавливаютс  единичные сигналы.In the initial state, a zero signal is maintained on the input bus 11, under the action of which, through the AND 8 element and the adjustable delay element 6, single signals are set at the outputs of the AND-NE elements 1, 2 and 3.

Запуску формировател  предшествует перевод его в рабочее состо ние нулевым импульсом, подаваемым на шину 14 установки . Этот импульс, пройд  через первый элемент И 7, устанавливает первый триггер 9The start of the former is preceded by its transfer to the working state by a zero pulse applied to the bus 14 of the installation. This impulse, passed through the first element And 7, sets the first trigger 9

Б единичное состо ние. В результате с выходов четвертого элемента И-НЕ 4 и п того элемента И-НЕ 5 на R и S входы второго триггера 10 поступают соответственно единичный и нулевой сигналы. Поэтому триггер 10 устанавливаетс  в единичное состо ние , разреша  прохождение положительного импульса с входной шины 11 через второй элемент И 8. Формирователь импульсов готов к работе.B is a single state. As a result, from the outputs of the fourth element AND-NO 4 and the fifth element AND-HE 5, the R and S inputs of the second trigger 10 receive, respectively, single and zero signals. Therefore, the trigger 10 is set to one state, allowing the passage of a positive pulse from the input bus 11 through the second element 8. The pulse shaper is ready for operation.

0 Единичный импульс с входной шины 11 проходит через элементы И 8 ft И-НЕ 1 и своим передним фронтом формирует передний фронт нулевого импульса на выходной шине 12. Устанавливающийс  на выходе элемента И-НЕ 1 нулевой сигнал переводит первый триггер 9 в нулевое состо ние . При этом единичный сигнал сохран етс  на выходе элемента И-НЕ 4 и устанавливаетс  на выходе элемента И-НЕ 5, в результате второй триггер 10 сохран ет0 A single impulse from the input bus 11 passes through the AND 8 ft AND-NOT 1 elements and, with its leading edge, forms the leading edge of the zero pulse on the output bus 12. The zero signal set at the output of the AND-1 element transfers the first trigger 9 to the zero state. In this case, a single signal is saved at the output of the element AND-HE 4 and is set at the output of the element AND-HE 5, as a result, the second trigger 10 saves

Q единичное состо ние.Q single state.

Далее функционирование формировател  может происходить дво ким образом. Если длительность запускающего импульса меньше величины задержки, то текущее входное/выходное состо ние 1/0 ( единичный сигнал на входе, нулевой - на выходе ) элемента 6 задержки смен етс  состо нием . О/О. В случае же, когда длительность запускающего импульса превосходит задержку, устанавливаетс  входное/выходное состо ние 1/1. В обоих случа х сFurther, the functioning of the imager can occur in a double way. If the duration of the trigger pulse is less than the delay value, then the current input / output state 1/0 (single signal at the input, zero at the output) of the delay element 6 is replaced by the state. O / O. In the case where the duration of the trigger pulse exceeds the delay, the input / output state 1/1 is set. In both cases with

0 переходом к новому состо нию элемента 6 задержки сохран етс  единичный сигнал на выходе элемента И-НЕ 2, а на выходной шине 12 формируетс  задний фронт нулевого импульса. При этом на выходе элемента И-НЕ 4 образуетс  нулевой сигнал,0 a transition to the new state of the delay element 6 retains a single signal at the output of the AND-NOT element 2, and a falling edge of the zero pulse is formed on the output bus 12. At the same time, at the output of the NAND 4 element, a zero signal is generated,

перевод щий триггер 10 в нулевое состо ние . Нулевой сигнал, поступа  на второй вход элемента И 8, блокирует запуск формировател , запреща  прохождение положительного импульса с входной шины П.the trigger trigger 10 to the zero state. The zero signal, arriving at the second input element And 8, blocks the start of the driver, prohibiting the passage of a positive pulse from the input bus P.

Формирование нулевого импульса на выходе шины 13 начинаетс  с переходом элемента 6 задержки к входному/выходному состо нию 0/1. Получаемые при этом единичные сигналы на выходах элементов И- 5 НЕ 1 и 3 и элемента 6 задержки привод т к образованию нулевого сигнала на выходе элемента И-НЕ 2. Нулевой сигнал через элемент И 7 воздействует на триггер 9, перевод  его в единичное состо ние.The formation of a zero pulse at the output of the bus 13 begins with the transition of the delay element 6 to the input / output state 0/1. The resulting single signals at the outputs of the elements AND-5 NOT 1 and 3 and the delay element 6 lead to the formation of a zero signal at the output of the element AND-NOT 2. The zero signal through the element 7 7 acts on the trigger 9, translating it into one state .

В результате этого происходит установка единичного сигнала на выходе элемента И-НЕ 4. Сигнал на выходе элемента И- НЕ 5 остаетс  неизменным единичным, поддерживающим нулевое состо ние триггера 105 С по влением нулевого сигнала на выходе элемента 6 задержки формируетс  задний фронт импульса на второй выходной шине As a result, a single signal is set at the output of the NAND 4 element. The signal at the output of the NON-5 element remains unchanged single, maintaining the zero state of the trigger 105 With the appearance of the zero signal at the output of the delay element 6, the falling edge of the pulse is formed at the second output tire

Claims (1)

ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ, содержащий первый, второй и третий элементы И—НЕ, а также регулируемый элемент задержки, вход которого объединен с первыми входами первого и третьего элементов И—НЕ, а выход — с первым входом второго элемента И—НЕ и с вторым входом третьего элемента И—НЕ, выход последнего подключен к вторым входам первого и второго элементов И—НЕ, выход первого элемента И—НЕ связан с третьим входом второго элемента И—НЕ и с первой выходной шиной формирователя импульсов, а выход второго элемента И—НЕ соединен с второй выходной шиной формирователя импульсов, отличающийся тем, что, с целью повышения помехоустойчивости, в него введены четвертый и пятый элементы И—НЕ, первый и второй триггеры, первый и второй элементы И, причем выход первого элемента И—НЕ соединен с R-входом первого триггера и с первым входом четвертого элемента И—НЕ, выход второго элемента И— НЕ подключен к первым входам пятого элемента И—НЕ и первого элемента И, второй вход которого связан с шиной установки формирователя импульсов, а выход — с Sвходом первого триггера, прямой и инверсный выходы первого триггера подключены к вторым входам соответственно пятого и четвертого элементов И—НЕ, выход четвертого о элемента И—НЕ соединен с R-входом вто- © рого триггера, выход пятого элемента И—НЕ соединен с S-входом второго триггера, вы- IwS ход которого подключен к второму входу второго элемента И, первый вход последнего 1^· связан с входной шиной формирователя им- s пульсов, а выход — с первым входом пер- S вого элемента И—НЕ.PULSE FORMER, containing the first, second and third AND-NOT elements, as well as an adjustable delay element, the input of which is combined with the first inputs of the first and third AND-NOT elements, and the output - with the first input of the second AND-NOT element and with the second input of the third AND-NOT element, the output of the latter is connected to the second inputs of the first and second AND-NOT elements, the output of the first AND-NOT element is connected to the third input of the second AND-NOT element and to the first output bus of the pulse shaper, and the output of the second AND-NOT element second weekend pulse shaper bus, characterized in that, in order to increase noise immunity, the fourth and fifth AND-NOT elements, the first and second triggers, the first and second AND elements are introduced into it, and the output of the first AND-NOT element is connected to the R-input of the first trigger and with the first input of the fourth AND-NOT element, the output of the second AND-NOT element is connected to the first inputs of the fifth AND-NOT element and the first AND element, the second input of which is connected to the installation bus of the pulse shaper, and the output is connected to the S input of the first trigger, direct and inverse outputs first flip-flop connected to the second inputs, respectively the fifth and fourth AND-NO elements, the output of the fourth AND-NO element is connected to the R-input of flip-flop secondary © cerned, the output of the fifth AND-NO element is connected to the S-input of the second flip-flop, you are a IwS turn is connected to the second input of the second aND gate, the first input of the latter ^ · 1 connected with the input bus driver momentum s pulses, and the output - to the first input per- S Vågå aND-NO element.
SU833667660A 1983-11-30 1983-11-30 Pulse shaper SU1190490A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833667660A SU1190490A1 (en) 1983-11-30 1983-11-30 Pulse shaper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833667660A SU1190490A1 (en) 1983-11-30 1983-11-30 Pulse shaper

Publications (1)

Publication Number Publication Date
SU1190490A1 true SU1190490A1 (en) 1985-11-07

Family

ID=21091008

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833667660A SU1190490A1 (en) 1983-11-30 1983-11-30 Pulse shaper

Country Status (1)

Country Link
SU (1) SU1190490A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 541279, кл. Н 03 К 5/01, 1975. Авторское свидетельство СССР № 629630, кл. Н 03 К 5/01, 1977. *

Similar Documents

Publication Publication Date Title
KR870008312A (en) Refresh operation control circuit of semiconductor memory device
SU1190490A1 (en) Pulse shaper
GB1159697A (en) Delay Line Pulse Generator Circuit.
SU437203A1 (en) Pulse shaper
SU1064435A2 (en) Device for forming pulse burst
SU1338023A1 (en) Pulse former
SU1478289A1 (en) Frequency comparator
SU1465966A1 (en) Pulse shaper
SU674203A1 (en) Driven multivibrator
SU663093A1 (en) Pulse shaper
SU1653144A1 (en) Pulse driver
SU1054897A1 (en) Pulse former
SU1637007A2 (en) Pulse driver
SU372675A1 (en) PULSE GENERATOR
SU1471290A1 (en) Single pulse generator
SU1525876A1 (en) Device for extracting clock pulse
SU1231590A1 (en) Pulse shaper
RU1824671C (en) Pulse delay unit
SU1109871A1 (en) Phase comparator
SU610178A1 (en) Shift register
SU501470A1 (en) Device for generating single pulses
SU1309282A1 (en) Generator of time intervals
SU834832A1 (en) Amplitude comparator
SU1444931A2 (en) Pulser
SU1411931A2 (en) Multivibrator