Изобретение относ тс к импульсной техии ке и может найти использование, например, дл цреобразовани временного интертала в пропорциональное число импульсов. Известно устройство дл формировани па чек импульсов, содержащее два злемента И, два ДТ-т|Я1Ггера, тактовые входы которых соединены с тактовой пшной, инвертор и эле мент ИЛИ, выход которого подключен к выходной шине, а входы соединены с выхода ми первого и второго элементов И, причем входы второго элемента И соединены с единичным выходом первого ЙТ-триггера и тактовой шиной, первый вход первого элемента И подключен к единичному вь1ходу второго ДТ-триггера, а второй вход через инвертор соединен с тактовой шиной, информационны входы ДТ-т{ 1ггеров подключены к управл юздей шине, нулевой выход первого ДТ-триггера соединен с R входом второго ДТ-триггера , нулевой выход которого подключен к R входу первого ДТ-триггера 1. Однакб известиое устройство характеризуетс недостаточной достоверностью формирова ни пачки импульсов, котора про вл етс в том, что в некоторых случа х на выход устройства в конце пачки импульсов может проходить укороченный иктульс. Цель изобретени - повышение точности формировани пачки импульсов на выходе устройства. Поставленна цель достигаетс тем, что в устройство дл формировани пачек импуль содержащее два злемента И, два ДТ-триггера, тактовые входы которых соединены с тактовой шиной, инвертор и элемент ИЛИ, выход которого подключен к выходной шине, а входы соединены с выходами первого и второго элементов И, пртчем входы второго зле мента И соединены с единичным выходом пе вого ДТ-триггера, и тактовой шиной, первый вход первого злемента И подключен к единичному выходу второго ДТ-триггера, а второй вход - через инвертор соединен с тактовой шиной, информационные входы ДТ-триггеров подключены к управл ющей шине, нулевой выход первого ДТ-триггера соединен с R-входом второго ДТ-триггера, нулевой выход которого подключен к 8 -входу первого ДТ-триггера, дополнительно введены первый и второй инверторы и злемент И-НЕ, выход которого соединен с третьими входами первого и второго элементов И, а первый и второй входы соединены с выходам первого и второго инверторов, входы которы соединены соответственно с управл ющей и выходной шинами. На фиг, 1 представлена функциональна схема предлагаемого устройства; на фиг. 2 - , временна диаграмма, по сн юща его работу, в cnjuae когда передний и задаий фронт управл ющего импульса, приходитс во времени на паузу между тактовыми импульсами. Устройство дл формировани пачек импульсов содерхотт ДТ-триггеры 1 и 2, инвертор 3, элементы И 4 и 5, причем выход ДТ-i ,1риггера 1 соединен с входом элемента И 4, а вь1ход ДТ-триггера 2 с входом элемента И 5, вторые входы элементов И 4 и 5 соединены с входом инвертора 3 и тактовыми входами ДТ-триггере 1 и 2, элемент ИЛИ 6, входы которого соединены с выходами элементов И 4 и 5 , управл ющую шину 7 тактовую шину 8, соединенную с входом инвертора 3, выходную шину 9, первый и второй инверторы 10 и 1 Г, выходы которых соединены с входа-ми элемента И-НЕ 12, а вход первого инвертора 10 соединен с управл ющей шиной 7, информащюнными входами ДТ-триггеров 1 и 2, вход второго инвертора 11 соединеи с выходом элемента ИЛИ 6 и выходной шиной 9. Устройство работает следуюшим образом. В исходном состо нии на управл ющей шине 7 (фиг. 2 в) действует нулевой потенциал. При непрерывном следовании тактовых имйульсов по шине 8 (фиг. 2 а) устройство самоустанавливаетс в исходное состо ние, при котором на единичных выходах триггеров 1 и 2 по вл ютс нулевые потенциалы, а на нулевых выходах - единичные, раэрешаюшие работу ,Т-триггеров 1 и 2. При поступлении на управл ющую шину 7 (фиг. 2 в) единичного сигнала и при наличии тактовых импульсов на шине 8 (фиг. 2 а) по переднему фронту первого тактового импульса, по вившегос после переднего фронта управл ющего сигнала, срабатывает триггер и на его единичном выходе по вл етс единичный потенщ1ал . (фиг. 2 г); который разрещает прохождение тактовых импульсов через элемент И 4 (фиг. 2 е) и элемент ИЛИ 6 (фиг. 2 ж) на выход устройства, при этом триггер 2 не срабатывает , так как принудительно удерживаетс в нулевом состо нии по R-входу нулевым потенциалом с нулевого выхода триггера. Управл ющий сигнал, одновременно инвертиру сь на инверторе 10, воздействует сигналом нулевого потенциала на первый вход элемента И-НЕ 12, иа выходе которого формируетс единичный потенциал (фиг. 2л) также разрешающий прохождение тактовых импульсов через элемерт И 4, и далее через злемент :Ш1И 6 на выход устройства. После окончани воздействи управл ющего сигиала (фиг. 2 в) на выходе инвертора 10The invention relates to a pulse technique and can be used, for example, to convert a time interval to a proportional number of pulses. A device for forming a pulse train is known, containing two elements I, two DT-T | R1Ggera, the clock inputs of which are connected to the clock pin, the inverter and the OR element, the output of which is connected to the output bus, and the inputs are connected to the outputs of the first and second elements I, the inputs of the second element I are connected to the unit output of the first IT trigger and the clock bus, the first input of the first element I is connected to the unit input of the second DT trigger, and the second input through the inverter is connected to the clock bus, information inputs DT-T { 1gge The ditch is connected to the control bus, the zero output of the first DT-flip-flop is connected to the R input of the second DT-flip-flop, the zero output of which is connected to the R input of the first DT-flip-flop 1. However, the known device is characterized by insufficient accuracy of the formation of a burst of pulses that appears in that in some cases, a shortened iktulse can pass to the output of the device at the end of the burst. The purpose of the invention is to improve the accuracy of forming a burst at the output of the device. The goal is achieved by the fact that the device for forming pulse bursts containing two I elements, two DT triggers, the clock inputs of which are connected to the clock bus, an inverter and an OR element, the output of which is connected to the output bus, and the inputs are connected to the outputs of the first and second elements And, the inputs of the second element And are connected to the single output of the first DT trigger, and the clock bus, the first input of the first element I is connected to the unit output of the second DT trigger, and the second input is connected via an inverter to the clock bus, and the formation inputs of the DT-flip-flops are connected to the control bus, the zero output of the first DT-flip-flop is connected to the R-input of the second DT-flip-flop, the zero output of which is connected to the 8th input of the first DT-flip-flop, the first and second inverters and the I-element are additionally introduced NOT, the output of which is connected to the third inputs of the first and second elements I, and the first and second inputs are connected to the outputs of the first and second inverters, the inputs of which are connected respectively to the control and output buses. Fig, 1 shows a functional diagram of the proposed device; in fig. 2 -, the timing diagram, which explains its operation, in cnjuae when the front and fronts of the control impulse, occurs in time for a pause between clock pulses. A device for forming pulse packets of soderhot dt-flip-flops 1 and 2, inverter 3, elements 4 and 5, the output dt-i, 1gr 1 connected to the input of the element 4 and the trigger of the dt-trigger 2 with the input of the element 5, the second the inputs of the elements 4 and 5 are connected to the input of the inverter 3 and the clock inputs of the DT flip-flop 1 and 2, the element OR 6, whose inputs are connected to the outputs of the elements 4 and 5, the control bus 7, the clock 8 connected to the input of the inverter 3, output bus 9, the first and second inverters 10 and 1 G, the outputs of which are connected to the inputs of the element AND NOT 12, and the input of the first Inverter 10 is connected to control bus 7, informaschyunnymi inputs DT flip-flops 1 and 2, the second input of the inverter 11 is connected to the output of the OR gate 6 and the output line 9. The device operates sleduyushy manner. In the initial state, a zero potential acts on the control bus 7 (Fig. 2c). When the clock pulses continuously follow bus 8 (Fig. 2a), the device is self-resetting to the initial state, where zero potentials appear on the unit outputs of the flip-flops 1 and 2, and T-triggers 1 on the zero outputs and 2. When a single signal arrives at the control bus 7 (Fig. 2c) and if there are clock pulses on the bus 8 (Fig. 2 a), the trigger is activated on the leading edge of the first clock pulse after the leading edge of the control signal and at its single output by ow a unit potensch1al. (Fig. 2 g); which permits the passage of clock pulses through an AND 4 element (Fig. 2 e) and an OR 6 element (Fig. 2 g) to the output of the device, while the trigger 2 does not work, since it is forcibly held in the zero state via the R input with zero potential with zero trigger output. The control signal, which is simultaneously inverted on inverter 10, acts with a zero potential signal on the first input of the element AND-NO 12, and the output of which produces a single potential (Fig. 2n) also allowing the passage of clock pulses through the element 4 and then through the element: Step 6 to the device output. After the termination of the influence of the control sigal (Fig. 2c) at the output of the inverter 10