SU1188753A2

SU1188753A2 - Device for determining probability distribution laws

Info

Publication number: SU1188753A2
Application number: SU843749439A
Authority: SU
Inventors: Александр Алексеевич Бурба; Евгений Васильевич Проскуряков; Борис Константинович Хуберян
Priority date: 1984-06-07
Filing date: 1984-06-07
Publication date: 1985-10-30

Abstract

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЗАКОНОВ РАСПРЕДЕЛЕНИЯ ВЕРОЯТНОСТЕЙ по авт. св. № 922765, отличающеес тем, что, с целью повышени точности , оно содержит дополнительно сумматор , коммутатор, блок индикации, пороговый элемент, блок промежуточной пам ти, элемент задержки, блок умножени , счетчик, блок сравнени , элемент НЕ и ключ, информационный вход которого соединен с выходом блока пам ти, а выход через элемент задержки подключен к счетному входу счетчика и к информационному входу коммутатора , первый выход которого соединен с первым информационным входом сумматора , второй информационный вход которого соединен с выходом «монтажного элемента ИЛИ, первый вход которого подключен к второму выходу коммутатора, а второй вход объединен с первым информационным входом блока сравнени и подключен к выходу блока промежуточной пам ти, вход которого соединен с выходом суммы сумматора , второй информационный вход блока сравнени вл етс входом нормированного значени веро тности устройства, а выход блока сравнени подключен непосредственно к установочному входу счетчика, а через элемент НЕ - к управл ющему входу ключа , выход счетчика соединен с первым информационным входом блока умножени , втоi рой информационный вход которого вл етс входом интервала дискретизации устрой (Л ства, а выход блока умножени подключен к информационному входу порогового элемента, выход которого соединен с входом блока индикации, а вход задани порога вл етс входом задани порога устройства. 00 00 сд ооDEVICE FOR DETERMINATION OF THE LAWS OF DISTRIBUTION OF PROBABILITIES by author. St. No. 922765, characterized in that, in order to increase accuracy, it further comprises an adder, a switch, an indication unit, a threshold element, an intermediate memory block, a delay element, a multiplication unit, a counter, a comparison unit, a HE element and a key whose information input connected to the output of the memory unit, and the output through the delay element is connected to the counting input of the counter and to the information input of the switch, the first output of which is connected to the first information input of the adder, the second information input of which is connected to you the " assembly " element, whose first input is connected to the second output of the switch, and the second input is combined with the first information input of the comparison unit and connected to the output of the intermediate memory block, the input of which is connected to the sum totalizer output, the second information input of the comparison unit is input the normalized probability value of the device, and the output of the comparator unit is connected directly to the installation input of the counter, and through the item NOT to the control input of the key, the output of the counter is connected to the first data input of the multiplication unit vtoi swarm information input is input sampling interval Arrange (N-OPERATION, and multiplying the output of the unit connected to the data input of the threshold element whose output is connected to the input of the indication unit, and an input specifying a threshold is input specifying device threshold. 00 00 sd oo

Description

Изобретение относитс к вычислительной технике, предназначено дл использовани в специализированных вычислительных машинах и вл етс дополнительным к авт. св. № 922765.The invention relates to computing, is intended for use in specialized computers and is additional to the author. St. No. 922765.

Целью изобретени вл етс повышение точности прототипа.The aim of the invention is to improve the accuracy of the prototype.

На чертеже представлена блок-схема устройства дл определени законов распределени веро тностей.The drawing shows a block diagram of a device for determining the laws of probability distribution.

Управл юш,ий триггер 1 первым выходом подключен к управл ющему входу первого элемента И 2, информационный вход которого соединен с входом устройства. Единичный вход триггера 1 подключен к входу устройства, а нулевой вход - к выходу счетчика 3 чисел, установочный вход которого соединен с входом устройства, а счетный вход - с выходом первого элемента И 2. Этот же выход блока 2 подключен также к управл ющему входу веро тностного двоичного элемента 4, информацион-ный вход которого соединен с выходом запоминающего регистра 5. Информационный и управл ющий входы регистра 5 подключены к входам устройства. Выход элемента 4 соединен с информационным входом второго элемента И 6, управл ющий вход которого подключен к выходу первого элемента И 2, а выход - к первому входу блока 7 пам ти. Второй в.ход блока 7 через последовательно соединенные приемный регистр 8 и дещифратор 9 соединен с информационным входом устройства, третий вход - с выходом счетчика 3 чисел, четвертый вход - с выходом третьего элемента И 10, а п тый вход - с входом устройства. Управл ющий вход элемента 10 подключен к второму выходу управл ющего триггера 1, информационный вход - к выходу генератора 11 тактовых импульсов, а выход - к счетному входу счетчика 12 зон. Установочный вход счетчика 12 соединен с входом устройства , а выход - с выходом устройства и с первым входом элемента ИЛИ 13, второй вход которого подключен к входу устройства , а выход - к первому входу накапливающего сумматора 14. Выход суммы сумматора 14 соединен с выходом устройства, а второй вход - с выходом блока 7 пам ти, который своим выходом подключен также к выходу устройства и к информационному входу ключа 15. Выход ключа через элемент 16 задержки соединен со счетным входом счетчика 17 и с информационным входом коммутатора 18, а управл ющий вход через элемент НЕ 19 - с выходом блока 20 сравнени , первый информационный вход которого подключен к входу устройства , а второй информационный вход - к выходу блока 21 промежуточной пам ти. Выход блока 21 соединен также с первым информационным входом сумматора 22, а вход - с выходом суммы этого сумматора . Первый информационный вход сумматора 22 подключен также к первому выходу коммутатора 18, а второй информационный вход - к второму выходу коммутатора 18. Установочный вхбд счетчика 17The control trigger 1 by the first output is connected to the control input of the first element I 2, whose information input is connected to the input of the device. The trigger input 1 is connected to the device input, and the zero input is connected to the output of the 3-digit counter, the installation input of which is connected to the device input, and the counting input to the output of the first element II. This output of the unit 2 is also connected to the control input The binary binary element 4, the information input of which is connected to the output of the storage register 5. The information and control inputs of the register 5 are connected to the inputs of the device. The output of element 4 is connected to the information input of the second element I 6, the control input of which is connected to the output of the first element I 2, and the output to the first input of memory block 7. The second input of the unit 7 is connected through the serially connected receiving register 8 and the descrambler 9 connected to the information input of the device, the third input to the output of the 3-digit counter, the fourth input to the output of the third element 10, and the fifth input to the input of the device. The control input of the element 10 is connected to the second output of the control trigger 1, the information input is connected to the generator output 11 clock pulses, and the output to the counting input of the counter 12 zones. The installation input of the counter 12 is connected to the input of the device, and the output with the output of the device and the first input of the element OR 13, the second input of which is connected to the input of the device and the output to the first input of the accumulating adder 14. The output of the sum of the adder 14 is connected to the output of the device and the second input is connected to the output of memory block 7, which by its output is also connected to the output of the device and to the information input of the key 15. The key output is connected via the delay element 16 to the counting input of the counter 17 and to the information input of the switch 18, and the control The input through the element NOT 19 is with the output of the comparison unit 20, the first information input of which is connected to the input of the device, and the second information input to the output of the intermediate memory block 21. The output of block 21 is also connected to the first information input of the adder 22, and the input to the output of the sum of this adder. The first information input of the adder 22 is also connected to the first output of the switch 18, and the second information input is connected to the second output of the switch 18. The installation vhbd counter 17

соединен с выходом блока 20 сравнени , а выход - с Лервым информационным входом блока 23 умножени , второй информационный вход которого подключен к входу устройства , а выход - к информационному входу порогового элемента 24. Вход задани connected to the output of the comparison unit 20, and the output to the left information input of the multiplication unit 23, the second information input of which is connected to the input of the device and the output to the information input of the threshold element 24. Task input

порога элемента 24 соединен с входом устройства, а выход - с входом блока индикации .the threshold of the element 24 is connected to the input of the device, and the output with the input of the display unit.

Дл классификации по случайному признаку может быть сформулировано следующее правило; при ,х значение х случайного признака X относитс к классу А1, в противном случае х относитс к классу А2 (х - пороговое значение правила классификации ). Нормированное значение Р веро тности PI попадани величины х в зону,For random classification, the following rule can be formulated; as, x, the value x of the random attribute X belongs to class A1, otherwise x belongs to class A2 (x is the threshold value of the classification rule). The normalized value P of probability PI of a value of x in the zone

соответствующую классу А1, определ етс по следующей формуле;corresponding to class A1, is determined by the following formula;

P ll(Xi),P ll (Xi),

(i;(i;

где .where

- интервал дискретизации аргумента х при определении (отображении) плотности веро тности f(x); S - число дискретных значений f(x). Устройство дл определени законов распределени веро тностей работает следу ,. ющим образом. is the sampling interval of the argument x in determining (mapping) the probability density f (x); S is the number of discrete values of f (x). A device for determining the laws of probability distribution works downstream. in a way.

Подачей сигнала «Пуск в исходное «О состо ние устанавливаетс управл ющий триггер 1, счетчик 3 чисел, счетчик 12 зон, блок 7 пам ти.By sending a “Start to Initial” signal, the control trigger 1, a 3-digit counter, a 12-zone counter, a memory block 7 are set.

На запоминающий регистр 5 с входаOn memory register 5 from the input

устройства заноситс число /х, где х - заданное количество чисел входного р да. Эта величина, записанна в двоичном ходе и сдвинута на К разр дов до первой значащей цифры в старшем разр де, вл етс веро тностью накоплени чисел входного р да вthe device enters the number / x, where x is the specified number of input row numbers. This value, recorded in binary sequence and shifted by K bits to the first significant digit in the high order, is the probability of accumulating the numbers of the input series in

0 блоке 7 пам ти, при этом управл ющий триггер дает потенциал разрешени на первый элемент И 2. На п-разр дный приемный регистр 8 заноситс число входного р да, сопровождающеес импульсом записи , который через открытый элемент И 2 поступает на управл ющий вход веро тностного двоичного элемента 4, одновременно с этим на счетчике 3 чисел фиксируетс поступление первого числа входного р да. Датчик равномерно распределенных случайных чисел, вход щий в веро тностный двоичный элемент 4, выдает код, который на цифровой схеме сравнени сравниваетс с числом /х, записанным на запоминающем регистре 5. Если выработанный код /х, то с выхода веро тностного двоичного элемента 4 сигнал через открытый второй элемент И 6 поступает в блок 7 пам ти, а число входного р да через дешифратор 9 заноситс также в блок пам ти. Если же выработайный код 1/л:, то устройство будет ожидать поступлени следующего числа входного р да. Как только последнее число заданного входного р да занесетс в блок 7 пам ти, счетчик 3 чисел вырабатывает импульс , который в блЬке 7 пам ти фиксирует зап тую на К разр дов вправо от старшего разр да, т. е. практически осуществл деление на 2, и перебрасывает управл ющий триггер 1 в «1 состо ние. Импульсы с генератора 11 тактовых импульсов через открытый третий элемент И 10 поступают на вход блока 7 пам ти и из него выдаетс дл отображени функции плотности распределени веро тностей 1(х) и через накапливающий сумматор 14 дл отображени функции распределени веро тностей F(x). Одновременно с этим тактовые импульсы поступают на счетчик 12 зон, который фиксирует число сдвигов в блоке 7 пам ти и при достижении их числа п обнул ет через элемент ИЛИ 13 накапливающий сумматор 14, выдает на регистратор импульс внещней синхронизации, при этом счетчик 12 зон обнул етс . При поступлении нового сигнала «Пуск процесс вычислени веро тностных характеристик повтор етс .0 to the memory block 7, wherein the control trigger gives the resolution potential to the first element AND 2. The n-bit receiving register 8 records the number of the input row, followed by a write pulse, which through the open element I 2 enters the control input The binary binary element 4, at the same time on the counter of 3 numbers, the arrival of the first number of the input row is recorded. A sensor of uniformly distributed random numbers, included in the probability binary element 4, outputs a code which is compared in the digital comparison circuit with the number / x recorded on the storage register 5. If the generated code / x, then the output of the probability binary element 4 is through the open second element I 6 enters memory block 7, and the number of input rows and through the decoder 9 is also entered into the memory block. If the working code is 1 / L: then the device will wait for the next number of input row to arrive. As soon as the last number of a given input row is entered into memory block 7, the 3-digit counter generates a pulse, which in the memory block 7 records a comma on K bits to the right of the high-order bit, i.e., almost dividing by 2, and pushes control trigger 1 into the "1 state. The pulses from the clock generator 11 through the open third element And 10 are fed to the input of the memory block 7 and output from it to display the probability density function 1 (x) and through the accumulating adder 14 to display the probability distribution function F (x). Simultaneously, the clock pulses arrive at the zone 12 counter, which records the number of shifts in the memory block 7 and, when the number reaches them, nulls the OR 13 accumulator 14, outputs the external synchronization pulse to the recorder, while the zone counter 12 is zeroed . When a new signal is received, the start-up process of calculating the likelihood characteristics is repeated.

Одновременно дискретные значени плотности распределени веро тностей /(jc) подаютс на информационный вход ключа 15. Блок 20 сравнени , на первый информационный вход которого с входа устройства подаетс нормированное значение Р веро тности РЬ совместно с элементом НЕ 19 обеспечивает прохождение значений 1(х) до тех пор , пока величина текущего значени нормированной веро тности меньще заданной величины Р. Значени 1(х) через элемент 16 задержки подаютс на входы счетчика 17 и коммутатора 18. Счетчик 17 осуществл ет подсчет количества поступающих значений /(х), а коммутатор 18 распредел ет значени f(jc) по входам сумматора 22. Таким образом, коммутатор 18, сумматор 22 и блок 21 промежуточной пам ти обеспечивают оценку величины Р в соответствии с формулой (1), т. е. суммирование с накоплением. Текущие значени величины Р с выхода блока 21 промежуточной пам ти засылаютс на второй информационный вход блока 20 сравнени . Как только текущее значение достигает заданной величины, на выходе блока 20 сравнени по вл етс сигнал, который закрывает ключ 15, так как на выходе элемента НЕ сигнал отсутствует. Одновременно по этому сигна.ту из счетчика 17 выдаетс текущее значение S количества дискретных значений f(A-), которые суммировались. Напр жение, соответствующее величине S, подаетс на первый информационный вход блока 23 умножени . На второй информационный вход блока 23 засылаетс с входа устройства величины Л.Х интервала дискретизации f(x), следовательно с выхода блока 23 умножени на информационный вход порогового элемента 24 подаетс величина S-A.t:, соответствующа пороговому значению х. На другой вход элемента 24 с входа устройства засылаетс текущее значение л-, случайного признака X. При пороговый элемент 24 подает такой сигнал на блок 25 индикации, который приводит к загоранию транспоранта «А (элемент, характеризуемый случайным параметром х, относитс к первому классу). Если л:,, то сигнал порогового элемента 24 приводит к загоранию на блоке индикации транспоранта «А2 (элемент , характеризуемый спучайным параметром Xi относитс к второму классу).At the same time, discrete values of the probability distribution density / (jc) are fed to the information input of the key 15. Comparison unit 20, to the first information input of which the normalized value P of the probability Pb is fed together with the element 19 to the input information input 1 (x) to as long as the value of the current value of the normalized probability is less than the specified value P. The values of 1 (x) through the delay element 16 are fed to the inputs of the counter 17 and the switch 18. The counter 17 counts the number of incoming values f (x), and the switch 18 distributes the values f (jc) to the inputs of the adder 22. Thus, the switch 18, the adder 22 and the intermediate memory block 21 provide an estimate of the value of P in accordance with formula (1), t. E. summation with accumulation. The current values of P from the output of the intermediate memory unit 21 are sent to the second information input of the comparison unit 20. As soon as the current value reaches a predetermined value, a signal appears at the output of the comparison unit 20, which closes the key 15, since there is no signal at the output of the element HE. At the same time, this signal from counter 17 gives the current value S of the number of discrete values f (A-), which were added. The voltage corresponding to the value of S is supplied to the first information input of the multiplication unit 23. The second information input of block 23 is sent from the input of the device L. of the sampling interval f (x), therefore from the output of the block 23 multiplied by the information input of the threshold element 24, the value S-A.t: corresponding to the threshold value x is fed. At the other input of the element 24, the current value of the L, random feature X is sent from the device's input. When the threshold element 24 sends such a signal to the display unit 25, the transponder "A" lights up (the element characterized by the random parameter x is of the first class) . If l :, then the signal of the threshold element 24 leads to the ignition of the transponder A2 on the display unit (the element characterized by the Xu parameter belongs to the second class).

B)fo3B) fo3

Claims

DEVICE FOR DETERMINING LAWS OF PROBABILITY DISTRIBUTION by ed. St. No. 922765, characterized in that, in order to improve accuracy, it further comprises an adder, a switch, an indication unit, a threshold element, an intermediate memory unit, a delay element, a multiplication unit, a counter, a comparison unit, a NOT element and a key, the information input of which is connected with the output of the memory unit, and the output through the delay element is connected to the counting input of the counter and to the information input of the switch, the first output of which is connected to the first information input of the adder, the second information input of which is connected to the output mounting ”OR element, the first input of which is connected to the second output of the switch, and the second input is combined with the first information input of the comparison unit and connected to the output of the intermediate memory unit, the input of which is connected to the output of the sum of the adder, the second information input of the comparison unit is the input of the normalized probability value devices, and the output of the comparison unit is connected directly to the installation input of the counter, and through the element NOT to the control input of the key, the output of the counter is connected to the first information nnym input multiplier, G swarm secondary information input which is the input sampling interval, the device and the output multiplier is connected to the data input of the threshold element whose output is connected to the input of the indication unit and the reference input is an input reference threshold device threshold.

SU .... 1188753