SU1182658A1 - Коммутатор - Google Patents

Description

Изобретение относится к электроизмерительной технике, в частности к коммутаторам измерительных информационных систем.

Целью изобретения является рас- 5 ширение функциональных возможностей коммутатора за счет задания скорости опроса, паузы и времени задержки синхроимпульсов относительно тактовых импульсов для каждого канала индивидуально с учетом его быстродействия, обеспечение возможности задания скорости опроса и паузы в широком временном диапазоне, обеспечение возможности автоматическо- 15 го переключения скорости опроса, паузы и времени задержки "синхроимпульсов", что дает возможность исполь2

зования коммутаторных плат с различными типами ключей.

На чертеже представлена функцио-: нальная схема коммутатора.

Коммутатор содержит Р блоков 1-1-1-Р коммутации, состоящих из М коммутаторных плат 2-1 - 2-М коммутации входных измерительных сигналов, посредством которых объединены по выходу группы из N каналов, триггер 3 разрешения работы, последовательно соединенные задающий высокочастотный генератор 4, делители 5, переключающее устройство 6, последовательно соединенные счетчики 7, 8,

9 и дешифраторы 10, 11, 12 N каналов, М групп каналов, Р блоков коммутации, выходы дешифраторов 10, 11,

3 1182658

12 при этом соединены с управляющими входами соответствующих N каналов, М-групп каналов, Р блоков 1-1 - 1-Р коммутации, М управляемых формирователей 13-1 - 13-М по числу Р блоков ₅ 1-1 - 1-Р коммутации, два счетчика 14, 15, два блока 16, 17 сравнения, три элемента 18, 19, 20 ИЛИ, два триггера 21, 22, блок 23 уставок порядка скорости опроса, блок 24 10

уставок порядка паузы, блок 25 уставок величины скорости опроса, блок 26 уставок величины паузы, блок 27 уставок адреса параметров времени коммутации, два регистра 28, 29, два 15 дополнительных управляемых формирователя 30, 31, блок 32 уставок времени задержки синхроимпульсов, инвертор 33, два элемента 34, 35 И, шины 36, 37 "Пуск" и "Сброс", шину 3820 "Синхроимпульс", шину 39 "Фиксированная скорость", шину 40 данных, шину 41 адреса.

При этом выход переключающего устройства 6 соединен со счетным входом первого счетчика 14, выход которого соединен с первыми входами первого блока 16 сравнения, вторые входы которого соединены с объединенными выходами блока 25 уставок величины скорости опроса и блока 26 уставок величины паузы, выход первого блока 16 сравнения соединен с первыми входами первого и второго элементов 18, 19 ИЛИ, вторые-входы эле- 35 ментов 18, 19 ИЛИ соединены с шинами 36, 37 "Пуск" и "Сброс" соответственно, выходы элементов 18, 19 ИЛИ соединены со счетным входом первого триггера 21 и установочными входами 40 делителей 5 и первого счетчика 14 соответственно, прямой выход первого триггера 21 соединен со счетным входом счетчика 7 N каналов, стробирующими входами дешифраторов 10, 11, 45

' 12 N каналов, М групп каналов, Р бло; ков коммутации, со счетным входом второго триггера 22 и со считывающими

входами блока 23 уставок порядка скорости опроса и блока 25 уставок ве- 50 личины скорости опроса, инверсный выход первого триггера 21 соединен со считывающими входами блока 24 уставок порядка паузы и блока 26 уставок величины паузы, объединенные вы- 55 ходы блока 23 уставок порядка ско' рости опроса и блока 24 уставок порядка паузы соединены с адресными

входами переключающего устройства 6, выходы счетчиков 7, 8, 9 N каналов,

М групп каналов, Р блоков коммутации соединены с адресными входами блока 32 уставок времени задержки синхроимпульсов и с адресными входами блока 27 уставок адреса параметров времени коммутации, выход которого соединен с выходами первого и второго регистров 28, 29 и с адресными входами блоков 23, 25 уставок порядка и величины скорости опроса, блоков 24, 26 уставок порядка и величины паузы, считывающие входы блоков 27, 32 уставок адреса параметров времени коммутации и времени задержки синхроимпульсов соединены с выходом триггера 3 разрешения работы и с установочным входом первого триггера 21, входы М управляемых формирователей 13-1 - 13-М в каждом блоке 1-1 - 1-Р коммутации соединены с выходами признака типа коммутаторной платы соответствующих М коммутаторных плат, управляющие входы - с выходами дешифратора 11 М групп каналов, а объединенные выходы - с управляющим входом первого дополнительного управляемого формирователя 30, входом инвертора 33, первым входом второго элемента 35 И, выход инвертора 33 соединен с первым входом первого элемента 34 И и управляющим входом второго дополнительного управляемого формирователя 31, объединенные вторые входы первого и второго элементов 34 , 35 И соединены с шиной 39 "Фиксированная скорость", выход первого элемента 34 И соединен с управляющим входом

•первого регистра 28, выход второго элемента 35 И соединен с управляющим входом второго регистра 29, входы первого и второго дополнительных управляемых формирователей 30,

31 соединены с выходами делителей 5, а объединенные выходы - со счетным входом второго счетчика 15, выход которого соединен с первыми входами второго блока 17 сравнения, вторые входы которого соединены с выходом блока 32 уставок времени задержки синхроимпульсов, а выход - с установочным входом второго триггера 22 и вторым входом третьего элемента 20 ИЛИ, первый вход которого соединен с шиной 37 "Сброс", а выход — с установочным входом второго счетчика 15, выход второго триггера 22

5

1182658

6

соединен с шиной 38 "Синхроимпульс"’,

входы данных шести блоков 23, 24,

25, 26, 27 и 32 уставок соединены с шиной 40 данных, адресные входы двух регистров 28, 29 соединены с шиной 41 адреса.

Коммутатор работает следующим образом.

Перед началом работы дистанционно или от органов управления производится запись соответствующих данных с шины 40 данных в блоки 23,

24, 25, 26, 27 и 32 уставок. Подачей сигнала "Сброс" по шине 37 через элементы 19 и 20 ИЛИ устанавливаются в нулевое состояние делителя 5, счетчики 14, 15, триггер 22, а триггер 3 - в состояние, запрещающее работу коммутатора, т.е. блокируется работа триггера 21.

По сигналу "Пуск" по шине 36 триггер 3 разрешения работы устанавливается в состояние, разрешающее прохождение тактовых импульсов на счетный вход счетчиков 7. Сигнал "Пуск" через элемент 18 ИЛИ устанавливает триггер 21 в состояние, при котором на прямом выходе его появляется импульс, передний фронт которого является передним фронтом первого тактового импульса, поступающего на счетный вход счетчика 7, устанавливая тем самым счетчики 7, 8 и 9 в состояние, соответствующее первому каналу в цикле. С выхода счетчиков 7, 8 и 9 код номера первого канала поступает на входы дешифраторов 10, 11 и 12, с выхода которых управляющие сигналы поступают на входы соответствующих 'Р блоков 1-1 - 1-Р коммутации М коммутаторных плат 2-1 - 1-2 Ми N каналов .и происходит замыкание первого кана;ла» Код с выходов счетчиков 7, 8 и 9 поступает на адресные входы блока 27 в.уставок, а импульс с триггера 3 разрешает считывание содержимого соответствующей ячейки памяти на выход блока 27 уставок и одновременно на адресные входы блоков 23, 24, 25, 26 уставок, формируя тем самым адрес яче^к памяти, в которых хранятся параметры времени коммутации первого канала.

Импульс с прямого выхода триггера

21 разрешает считывание содержимого

ячеек памяти в блоках 23, 25 уставок,

•которое определяет порядок и величину скорости опроса первого канала, по адресу, определяемому выходом блока 27 уставок. Код порядка скорости опроса с выхода блока 23 уста- . вок поступает на адресный вход переключающего устройства 6, разрешая темсамым прохождение на счетный вход счетчика 14 импульсов с соответствующих выходов делителей 5, которые делят импульсы с высокочастотного генератора 4 в заданное число раз. Например, генератор 4 может выдавать импульсы длительностью 0,1 мкс, делители 5 имеют выходы с длительностью импульсов 1 мкс, 1 мс, 1 с, 1 мин и т.д.., соответственно порядок скорости опроса и паузы - мкс, см, с, мин, и т.д., т.е. параметры времени коммутации, а именно величина и порядок скорости опроса, величина и порядок паузы, могут быть заданы в очень широком временном диапазоне - от 1 до 999 мкс, мс, с, мин и т.п.

I

Код с выхода счетчика 14 поступает на первые входы блока 16 сравнения, на вторых входах которого стоит код величины скорости опроса с выхода блока 25 уставок. При совпадении кодов импульс с выхода блока 16 сравнения через элемент 18 ИЛИ поступает на счетный вход триггера 21, переворачивая его в состояние, при котором сигнал с нулевого выхода разрешает считывание содержимого ячеек памяти в блоках 24, 26 уставок, которое определяет порядок и величину паузы, по адресу, определяемому выходом блока 27 уставок, а считывание из блоков 23, 25 уставок' запрещается. Одновременно импульс с выхода блока 16 сравнения через элемент 19 ЙПИ устанавливает в нулевое состояние делители 5 и счетчик 14. Код порядка паузы с выхода блока 24 уставок поступает на адресный вход переключающего устройства 6, разрешая тем самым прохождение на счетный вход счетчика 14 импульсов с соответствующих выходов делителей.5. Код с выхода счетчика 14 поступает на первые входы блока 16 сравнения, на вторых входах которого теперь стоит код величины паузы с выхода блока 26 уставок. При совпадении кодов импульс с выхода блока 16 сравнения через элемент 18 ИЛИ поступает на

7

1182658

8

счетный вход триггера 21, устанавливая его в состояние, при котором сигнал с прямого выхода разрешает считывание содержимого ячеек памяти в блоках 23, 25 уставок и передний фронт которого является передним фронтом второго тактового импульса, поступающего на вход счетчика 7. Одновременно импульс с выхода блока 16 сравнения через элемент 19 ИЛИ устанавливает в нулевое состояние делители 5 и счетчик 14.

Таким образом происходит формирование первого тактового импульса,длительность которого состоит из величины скорости опроса первого канала и величины паузы между размыканием первого канала и замыканием второго.

Передний фронт второго тактового импульса на счетном входе счетчика 7 изменит его состояние на +1, что приведет к замыканию следующего . канала и изменению адреса ячейки памяти в блоке 27 уставок, тем самым на выходе блока 27 уставок появится код адреса ячеек памяти блоков 23-26 уставок, в которых хранятся параметры времени коммутации следующего канала.

Сформированные вышеописанным способом тактовые импульсы с прямого выхода триггера 21 поступают на стробирующие входы дешифраторов 10,

11 и 12, обеспечивая замыкание каналов на время скорости опроса и размыкание предыдущего канала до замыкания следующего на время паузы.

Это позволяет избежать одновременного замыкания двух каналов, когда предыдущий еще не разомкнулся, а последующий уже замкнулся, что может привести к выходу из строя соответствующих датчиков на входах коммутируемых каналов. Таким образом происходит коммутация каналов с индивидуальной скоростью опроса, что позволяет максимально использовать быстродействие каждого канала. Автоматическое» переключение скорости опроса и паузы для каждого канала дают возможность одновременно использовать разные типы коммутаторных плат, например временно контактные и бесконтактные.

В случаях, когда требуется опрашивать все каналы с одинаковой скоростью или все каналы контактных плат с одной скоростью, а все каналы бесконтактных плат - с другой, предусмотрен режим с "фиксированной скоростью".

В коммутаторных платах 2-1 - 2-М задается специальный сигнал - "Признак типа коммутаторной платы", например, для коммутаторных контактных плат это может быть сигнал логический "0", а для бесконтактных коммутаторных плат - сигнал логическая "1". Этот сигнал с выхода коммутаторных плат поступает на соответствующие входы М управляемых формирователей 13-1 - 13-М в каждом из Р блоков 1-1-1-Р коммутации, управляющие входы которых соединены с соответствующими выходами дешифратора 1.1, что позволяет сигналу "Признак коммутаторной платы" проходить на объединенный выход М управляемых формирователей 13-1 - 13-М во всех Р блоках 1-1 - 1-Р коммутации только в момент опроса данной коммутаторной платы.

При наличии на объединенных входах элементов 34, 35 И сигнала "Фиксированная скорость", поступающего с шины 39, в зависимости от сигнала "Признак типа коммутаторной платы" проходит сигнал с входа или выхода инвертора 33 на управляющие входы первого или второго регистров 28, 29, по которому на выходе соответствующего регистра формируется адрес ячейки памяти блоков 23-26 уставок, где ^ранятся параметры порядка и величины скорости опроса, порядка и величины паузы для контактной или бесконтактной платы коммутации соответственно. Адреса этих ячеек памяти поступают на адресные входы регистров 28, 29 с шины 41 адреса перед началом работы или могут быть установлены постоянными, например регистр 28 может хранить адрес нулевой ячейки блоков 23-26 уставок, а регистр 29 — адрес первой ячейки.

Таким образом, формирование тактовых импульсов будет проходить как описано, но параметры времени коммутации - величина, и порядок скорости опроса, величина и порядок па·' узы - будут считываться из одной ячейки памяти (например, нулевой)

.для контактных.коммутаторных плат,

а для бесконтактных коммутаторных

плат - из другой (например, первой),

что обеспечивает постоянную скорость

9

1182658

10

опроса для всех контактных каналов и другую постоянную скорость опроса - для всех бесконтактных каналов или постоянную скорость для всех каналов, если в ячейках блоков 23-26 уставок по адресам с регистров ^т28, 29 будут заданы одинаковые параметры времени коммутации.

В режиме с ''фиксированной скоростью", как и в прототипе, происходит коммутация каналов с постоянной скоростью и паузой, нов отличие от прототипа задание скорости опроса и паузы может происходить в широком временном диапазоне с учетом быстродействия контактных и бесконтактных ключей, а автоматическое переключение скорости опроса и паузы в зависимости от сигнала "Тип коммутаторной платы" позволяет одновре·⁶ менно использовать контактные и бесконтактные коммутаторные платы.

Измерительные выходы М коммутаторных плат всех Р блоков коммутации объединены между собой и подключаются к измерительному прибору, момент окончания переходных процессов в замкнутом канале, т.е. установлений выходного измерительного сигнала и начала измерения, определяется наличием сигнала "Синхроимпульс" на шине 38, который тоже поступает на измерительный прибор. Формирование этого сигнала происходит следующим образом.

Входы дополнительных управляемых формирователей 30 и 31 соединены с выходами делителей 5. В зависимости от сигнала "Признак типа коммутаторной платы" на управляющих входах дополнительных управляемых формирователей 30, 31, на счетном входе второго счетчика. 15 появляютсяся импульсы с соответствующего’выхода делителей 5. (Например, для ₅бесконтактных плат - с выходов делителей 5с импульсами длительностью _;1 же, для контактных - с импульсами длительностью 1 мс). Код с выхода счетчика 15 поступает на первые входы блока 17 сравнения, на вторых входах которого стоит код величины задержки синхроимпульсов относительно тактовых импульсов из ячейки памяти блока 32 уставок, адрес которой задается кодом с выхода счетчиков 7, 8 и 9, т.е. для каждого канала по соответствующему адресу записан код величины задержки синхроимпульсов в блоке 32 уставок. На счетный вход второго триггера 22 поступают тактовые импульсы с выхода первого триггера 21, передний фронт которых устанавливает триггер 22 в состояние, запрещающее начинать измерение на скоммутированном канале до окончания в нем переходных процессов. При совпадении кодов импульс с выхода блока 1 7 сравнения через элемент 20 ИЛИ устанавливает счетчик 15 в нулевое состояние, и по установочному входу переводит триггер 22 в состояние, разрешающее начинать измерение на скоммутированном канале через время, определяемое временем задержки, считанном из блока 32 уставок, индивидуальное для каждого канала, т.е. сигналы "Синхроимпульс" формируются с задержкой относительно тактовых импульсов с учетом быстродействия каждого канала.

Таким образом, предлагаемый коммутатор обеспечивает задание скорости опроса, паузы и времени задержки синхроимпульсов относительно тактовых импульсов для каждого канала индивидуально с учетом его быстродействия. Задание скорости опроса и паузы обеспечивается в широком временном диапазоне. Обеспечивается возможность автоматического переключения скорости опроса, паузы и времени задержки сихроимпульсов, что дает возможность одновременно использовать в коммутаторе коммутаторных плат с различными типами ключей.

1182658

Claims (1)

1. КОММУТАТОР, содержащий Р блоков коммутации, состоящих из М коммутаторных плат коммутации входных измерительных сигналов, посредством которых объединены по выходу группы из N каналов, триггер разрешения работы, последовательно соединенные задающий высокочастотный генератор, делители, переключающее устройство, последовательно соединенные счетчики и дешифраторы N каналов, М групп каналов, Р блоков коммутации, выходы дешифраторов при этом соединены с управляющими входами соответствующих N каналов, М групп каналов, Р блоков коммутации, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены М управляемых формирователей по числу Р блоков коммутации, два счетчика, два блока сравнения, три элемента ИЛИ, два триггера, блок уставок порядка скорости опроса, блок уставок порядка паузы, блок уставок величины скороети опроса, блок уставок величины па-

   узы, блок уставок адреса параметров времени коммутации, два регистра, два дополнительных управляемых формирователя, блок уставок времени задержки синхроимпульсов, инвертор, два элемента И, при этом выход переключающего устройства соединен со счетным входом первого счетчика, выход которого соединен с первыми входами первого блока сравнения, вторые входы которого соединены с объединенными выходами блока уставок величины скорости опроса и блока уставок величины паузы, выход первого блока сравнения соединен с пер- § выми входами первого и второго элементов ИЛИ, вторые входы первого и второго элементов ИЛИ соединены с шинами "Пуск” и "Сброс" соответственно, выходы первого и второго элемен- ®

   тов ИЛИ соединены со счетным входом первого триггера и установочными входами делителей и первого счетчика соответственно, прямой выход первого триггера соединен со счетным входом счетчика N каналов, стробирующими входами дешифраторов N каналов, М групп каналов, Р блоков коммутации, со счетным входом второго триггера и со считывающими входами блока уставок порядка скорости опроса и блока уставок величины скорости опроса, инверсный выход первого триггера соединен со считывающими входами блока уставок порядка паузы и блока уставок величины паузы, объединенные выходы блока уставок порядка скорости опроса и блока уставок порядка паузы соединены с адресными входами переключающего устройства, выходы счетчиков N каналов, М

   1182658

   групп каналов, Р блоков коммутации соединены с адресными входами блока уставок времени задержки синхроимпульсов и с адресными входами блока уставок адреса параметров времени коммутации, выход которого соединен с выходами первого и второго регистров и с адресными входами блоков уставок порядка и величины скорости опроса, блоков уставок порядка и величины паузы, считывающие входы блоков уставок адреса параметров времени коммутации и времени задержки синхроимпульсов соединены с выходом триггера разрешения работы и с установочным входом первого триггера, входы М управляемых формирователей по числу Р блоков коммутации соединены с выходами признака типа коммутаторной платы соответствующих М коммутаторных плат, управляющие входы - с выходами дешифратора М групп каналов, а объединенные выходы с управляющим входом первого дополнительного управляемого формирователя, входом инвертора, первым входом второго элемента И, выход инвертора соединен с первым входом первого элемента И и управляющим входом второго дополнительного управляемого формирователя, объединенные вторые входы

   1182658

   первого и второго элементов И соединены с шиной 'Фиксированная скорость”, выход первого элемента И соединен с управляющим входом первого регистра, . выход второго элемента И соединен с управляющим входом второго регистра, входы первого и второго дополнительных управляемых формирователей соединены с выходами делителей, а объединенные выходы - со счетным входом второго счетчика, выход которого соединен с первыми входами второго блока сравнения, вторые входы которого соединены с выходом блока уставок времени задержки синхроимпульсов, а выход - с установочным входом второго триггера и вторым входом третьего элемента ИЛИ, первый вход которого соединен с шиной "Сброс”, а выход - с установочным входом второго счетчика, выход второго триггера соединен с шиной "Синхроимпульс", входы данных блоков уставок порядка и величины скорости опроса, блоков уставок порядка и величины паузы, блока уставок адреса параметрров времени коммутации, блока уставок времени задержки синхроимпульсов соединены с шиной данных, адресные входы двух регистров соединены с шиной адреса.

   1