SU1034165A1 - Устройство дл допускового контрол частоты следовани импульсов - Google Patents

Abstract

УСТРОЙСТВО. ДЛЯ ДОПУСКОВОГО КОНТРОЛЯ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ , содержащее форми рователь импульсов , выход которого подключен к первому входу первого элемента И, к установочному входу преобразовател  длительность импульса - код и к первому входу триггера, выход которого соединен с входом преобразовател  длительность импульса-код, разр дные выходы которого, кроме первого, подключены к входам много входового элемента И, второй элемент И, первый вход которого соединен с выходом элемента задержки, отлич ающе ес  тем, что. с целью повышени  достоверности контрюл  частоты следований импульсов , S него дополнительно введены последовательно соединенные элемент ИЛИ и блок выделени  разностной частоты и последовательно соединенные элемент задержки, элемент И и триргер, первый выход которого подключен к входу дополнительного элемента задержки, а второй выход соединен с вторым входом второго элемента И, выход которого подключен к первому входу элемента ИЛИ, второй вход ко-горого соединен с вто|шм входом первого элемента И, с выходом многовходового элемента И и входом элемента задержки, выход первого элемента И coejuiHeH с вторым входом дополнительного триггера, вход сброса которого соединен с вторым ВХОДСЯ4 триггера, первый вход которого подклкучен к второму входу блока вьзделени  разностной частоты, причем первый разр дный выход преобразовател  длительность импульсакод подключен к вторсму входу дополнительного элемента И. СО о: СП

Description

Изобретение относитс  к импульсной технике и быть использовано дл  контрол  частоты, например, в системах автоматического регулировани  частоты генераторов напр -, жени .

Известно устройство дл  контрол  частоты, содерхсащее формирователь, элементы И, два триггера, преобразователь длительность импульсов код , многовходовой элемент Н Llji

Однако указанное устройство имеет недостаточно высокое быстродействие , так как контроль частоты осуществл етс  через один период следовани  входных импульсов, и невысокую достоверность контрол , так как устройство выдает информацию лишь при превышении частоты по отношению к заданной норме.

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  допускового контрол  частоты следовани  импульсов, обла дающее повышенным быстродействием з счет обеспечени  контрол  частоты в кадый период следовани  контролируемы импульсов и повышенной достоверностью контрол  за счет контрол  как превышени , так и понижени  частоты по отношению к норме, содержащее формирователь импульсов, триггер , преобразователь длительность импульса - код, элемент задержки/ два элемента Н,многовходовой элемент И-НЕ, выход формировател  имГтульсов соединен с нулевым входом триггера, с первым входом первого элемента И и с входом установки преобразовател , вход преобраз.овател  подключен к инверсному выходу триггера и,к второму входу первого элемента Н, выходы преобразовател  подключены к соответствующим входам многовходового элемента И-НЕ, В1ЯХОД которого соединен с единичным входом триггера, пр мой выход триггера подключен к одному входу второго элемента И непосредственно, а к второму входу - через элемент задержки J2}.

Однако известное устройство имеет недостаточно высокую достоверность контрол  частоты, так как в нем отсутствует возможность получать информацию в случае, если частота контролируемых импульсов становитс  номинальной (равной норме), при приближении контролируемой частоты к номинальному значению сигналы , подаваемые с выхода формировател  и с выхода преобразовател  на разные входы триггера, могут поступать одновременно, что может привести к неустойчивой работе триггера , и в. этом случа:е при фактическом номинальном значении контролируемой

частоты с одного или другого хода устройства может выдаватьс  информаци  об отклонении частоты от нормы, если в результате одновременного действи  сигналов на обоих входах триггера последний переключитс  в единичное состо ние, преобразователь не запуститс  и очередной период следовани  контролируемых импульсов не будет контролироватьс .

Цель изобретени  - повышение дог стоверности контрол  частоты следовани  импульсов.

Поставленна  цель достигаетс  тем, что в устройство дл  допускрвого контрол  частоты следговани  импульсов, содержащее формирователь импульсов, выход которого подключен к первому входу первого элемента И, к установочному входу преобразовател  длительность импульса - код и к первому входу триггера, выход которого соединен с входом преобразвател  длительность импульса - код, разр дные выходы которого, кроме первого, подключены к входам многовходового элемента И, второй элемент И, первый вход которого соединен с выходом элемента задержки, дополнительно введены последовательно соединенные элемент ИЛИ и блок выделени  разностной частоты и последовательно соединенные элемент задержки, элемент И и триггер, первый выход которого подключен к входу дополнительного элемента задержки , а второй выход соединен с вторым входом второго элемента И, выход которого подключен к первому входу элемента ИЛИ, второй вход которого соединен с вторым входом первого элемента И, с выходом многовходового элемента И и входом эле .мента задержки, выход первого элемета И соединен с вторым входом дополнительного триггера, вход сброса которого соединен с вторым входом триггера, первый вход которого подключен к второму входу блока выделени  разностной частоты, причем первый разр дный выход преобразовател  длительность импульса - код подключен к второму входу дополни тельного элемента И.

На фиг. 1 представлена блок-схема предлагаемого устройства) на фиг. 2 - пример выполнени  преобразвател  длительность импульса - код, на фиг. 3 - один из примеров реализации блока дл  выделени  разностной частбты..

Устройство содержит (фиг. 1) формирователь 1 импульсов, преобразователь 2 длительность импульса код , многовходовой элемент И 3, триггеры 4 и 5, блок 6 дл  выделени разностной частоты, элементы И 7-9, элементы 10 и 11 задержки, элемент ИЛИ 12, входную шину 13, выходные шины 14-16. Преобразователь 2 содержит (фиг. 2) генератор 17 импульсов ст бильной частоты, элемент И 18, сче чик 19 импульсов. I . . Блок 6 содержит (фиг. 3) элемен ты НЕ 20 и 21, элемент ИЛИ 22, триггер 23, элементы Н 24-29. Устройство работает следующим образом. После включени  питани  на Сброс подаетс  импульс, устанавливающий триггеры 4 и 5 в нулевое состо ние. При этом преобразователь длительность импульса - код не работает , элемент И 7 закрыт низкими потенциалами выходов формировател  1 и многовхоДового элемента И 3, элемент И 8 закрыт по первому входу НИЗКИМ выходным потенциалом элемента 10 задержки. Элемент И 9 закрыт (НИЗКИМ потенциалом выхода элемента 11 задержки. Блок 6 выделени  разностной частоты работает .таким образом, что на обоих его выходах сигналы отсутствуют, если на первый и на второй входы сигналы поступают пооч редно или одновременно. Если после поступлени  сигнала, например, на первый 9ХОД на второй вход поступает два и более сигналов подр д, то первый из них подготавливает схему дл  прохождени  сигналов по вторс ну каналу, а второй - дл  прохождени  последующих сигналов на второй выход устройства. С поступлением первого импульса с шины 13 на вход формировател  1 по переднему фронту этого импульса формирователь вырабатывает короткий импульс, который устанавливает триг гер 4 в единичное состо ние, устанавливает преобразователь 2 длитель ность импульса - код,в исходное сос то ние и поступает на первый вход блока 6 вьщелени  разностной частоты подготавлива  его дл  прохождени  сигналов по первому каналу. Разрешающий (высокий) потенциал пр мого выхода триггера 4 запускает преобразователь 2 длительность импульса - код. Если частота контролируемых импульсов меньше заданной нормц V Т TyjQn,), то при достижении заданного кода в преобразователе 2 с выхода многовходового элемента И 3 вьщаетс  короткий импульс, поступаю щий на элемент 11 задержки и череэ элемент ИЛИ 12 на второй вход блока б выделени  разностной-частоты, подготавлива  его дл  прохождени  импульсов по второму каналу. Задержанный элементом задержки импульс поступает через открытый по второму входу элемент И 8, элемент ИЛИ 12 на второй вход блока бис его соответствующего выхода на выход 15 устройства. С приходом второго контролируемого импульса короткий импульс с выхода формировател  1 снова осуществл ет сброс преобразовател  2 в исходное состо ние и, поступа  на первый вход блока 6 выделени  разностной частоты, подготавливает его. дл  прохождени  сигналов по первому каналу. При достижении заданного кода с выхода многовходового элемента И 3 снова выдаетс  импульс, вызывающий на выходе элемента ИЛИ 12 по вление парных импульсов, один из которых подготавливает блок б выделени  разностной частоты дл  прохождени  импульсов по второму . каналу, а второй проходит на выход блока и на выход 15 устройстйа ..д. Преобразователь 2 длительность импульса - код работает следующим образом. Поступающий на установочный вход счетчика импульс устанавливает счетчик 19 в исходное нулевое состо ние, при котором на выходах его разр дов устанавливаютс  нулевые сигналы, поступающие на выходы преобразовател  2. Элемент И 18 в исходном состо нии закрыт по первому входу нулевым сигналом с выхода триггера .4. При подаче на этот вход единичного сигнала элемент И 18 открываетс  по первому входу, и импульсы с генератора 17 начинают поступать на вход счетчика 19, показание которого возрастает. Очередной импульс, поступающий через установочный вход на счетчик 19, возвращает счетчик 19 в исходное состо ние, при котором на выходах его разр дов устанавливаютс  нулевые сигналы. По окончании этого импульса счетчик 19 вновь начинает подсчитывать импульсы, поступающие на его вход с генератора 17. Блок 6 выделени  разностной частоты работает следук цим образом. На входы блока 6 поступают импульсы вычитаемых частот, разностные частоты снимаютс  с выходов.блсжа 6. Предположим, в исходном состо нии устройства триггер 23 находитс  в нулевом состо нии, при котором на его пр мом и инверсном выходах соответственно нулевой и единичный сигналы, Если на входы блока 6 поступают импульсыодинаковых частот, т.е. импульсы поступают поочередно, то импульсы на выходы блока не проход т .

Предположим, к моменту поступлени  импульса на вход Q триггер 23 находитс  в нулевом состо нии, при котором нулевой сигнал с его пр мого выхода закрывает по второму входу элемент И 29, а единичный сигнал с его инверсного выхода открывает ,по первому входу элемент Н 28.

Входной импульс с входа сГ блока б через элементы И 26 поступает на первый вход элемента И 29, однако элемент Н 29 закрыт по второму входу нулевым сигналом и на выход импульс не поступает. Одновременно импульс с выхода элемента Н 26 через подготовленный по первому входу элемент И 28 и элемент ИЛИ 22 поступает на счетный вход триггера 23, который переключаетс  по заднему фронту tпо окончании) счетного импульса.

Триггер 23 переключаетс  в единичное состо ние, при котором единичный сигнал с его пр мого выхода подготавливает по входам элементы И 27 и 29, а нулевой сигнал с инверс ного выхода закрывает по входам элементы И 28 и 27, тем самым подготавливаетс  элемент И 29 к прохождению через него следующего импульса второй импульсной последовательности с входа (Г на выход блока и запрещаетс  прохождение импульса первой импульсной последовательности с входа S блока 6 на выход.

Нмпульс первой последовательности подаваемый на вход О , проходит через элементы Н 25 и 27 и элемент ИЛИ 22 на счетный вход триггера 23, импульс через элемент И 24 на выход блока не проходит. Триггер 23 пере ключаетс  в нулевое состо ние. Следующие импульсы, поступакидие поочередно на входы Q и (5 , на выходы блока 6 не проход т, а только лишь переключают триггер 23 в состо ние , соответствующее запрету прохождени  импульсов по смежному входному каналу на выход блока 6. Если частоты входных импульсных последовательностей различаютс  между собой, например частота входных импульсов, подаваемых на вход а , то возникает ситуаци , когда после поступлени  импульса первой последовательности на вход а следуюгаим приходит импульс также на вход а а не на вход 6 .В случае второй входной импульс по первому каналу проходит через элемент Н 25 на .первый вход элемента И 24, подготовленный по второму входу единичным сигналом с инверсного выхода триггера 23.

На выходе элемента F 24 формируетс  импульс, который поступает на выход блока-б и свидетельствует о превьшении частоты импульсов первой импульсной последовательно ти под частотой импульсов второй импульсной последовательности.

Аналогично, если частота импульсов второй последовательности, подаваемой на вход Г , больше частоты импульсов первой последовательности , подаваемой на вход q , то возникает ситуаци , когда после импульса на входе О поступают подр д два импульса на вход б . В этом случае второй импульс, поступающий на вход d , проходит на выход блока 6 и свидетельствует о превышении частоты, импульсов второй импульной последовательности.

Если частота контролируемых импульсов больше заданной нормы (Т Т(у0д,) и следующий импульс посту пает на вход формировател  1 до момента срабатывани  преобразовател  2, то этот импульс и все последующие , поступа  на первый вход блока выделени  разностной частоты, пройдут на выход блока и выход 14 устройства .

Если контролируема  частота равна норме Т Т Qn ) , то импульс с выхода формировател  1 и импульс с выхода многовходового элемента ИЗ, проход щий через элемент ИЛИ 1 будут поступать на входы блока б выделени  разностной частоты одновременно . При этом сигналы на выходах блока б будут отсутствовать. При совпадений двух импульсов открываетс  элемент И 7, выходной сигнал которого переключает триггер 5 в единичное состо ние. Низким потенциешом инверсного выхода триггера 5 закрываетс  по. второму входу элемент И 8, в результате чего выходной импульс многовходового элемента И3, задержанный элементом 10 задержки, на второй вход элемента Или 12 и на второй вход блока б не поступит.

При переключении триггера 5 в единичное состо ние положительный потенциал по витс  на вы одной шине 16, а через врем , определ емое элементом 11 задержки - на втором входе элемента И 9, после чего импульс с выхода первого разр да преобразовател  2 длительность импульс - код отк1Ж1вает элемент И 9 и всэзвращает триггер 5 в нулевое состо ние. Дл  надежной работы устройства врем  задержки элемента 11 задержки должно быть больше времени задержки элемента 10 задержки.

Если в процессе контрол  частоты произойдет пропадание (прекращение входных импульсов, то по вл ющиес  периодически импульсы на выходе многовходового элемента И 3 привод т к по влению на выходе элемента

ИЛИ 12 парных нмпупъсов, которые, поступа  на второй вход блока б выделени  разностной частоты, проход т на его выход и выходную шину 15.

Таким образом предлагаемое уст ройство позвол ет повысить достоверность контрол  частоты за счет того, что информаци , получаема  с одного или другого выхода устро 1ства , выдаетс  только при отклонени х кон|тролируемой частоты соответственно B&mie или ниже номинального значени , при этом исюввчавтс   возмож-. ность вьвдачи ложной кнформац н с этих выходов при нои«иальном значении контролируелюй частоты за,счет получени  да юлнительной иыфоЕ 4аци  (с третьего выхода устройств а) |i когда контролируема  частота стано- витс  равной норме, и за счет получени  дополнительной информации (с второго выхода устройства/ в вм0 де последЪвательности парных ишцгльсов пр  пропадании частоты йа входе устройства

/

Claims (1)

1. УСТРОЙСТВО. ДЛЯ ДОПУСКОВОГО КОНТРОЛЯ ЧАСТОТЫ следования' ИМПУЛЬСОВ, содержащее формирователь импульсов, выход которого подключен к первому входу первого элемента И, к установочному входу преобразователя длительность импульса - код и к первому входу триггера, выход 'которого соединен с входом преобразователя длительность импульса-код, разрядные выходы которого, кроме первого, подключены к входам много’входового элемента И, второй элемент И, первый вход которого соединен с выходом элемента задержки, отлич ающе е с я тем, что. с целью повышения достоверности контроля частоты следования импульсов, в него дополнительно введены последовательно соединенные элемент ИЛИ и блок выделения разностной частоты и последовательно соединенные элемент задержки, элемент И .и триггер, первый выход которого подключен к входу дополнительного элемента задержки, а второй выход соединен с вторым входом второго элемента И, выход которого подключен к первому входу элемента ИЛИ, второй вход которого соединен с вторым входом первого элемента И, с выходом многовходового элемента Ии вхо- _ дом элемента задержки, выход перво- g го элемента И соединен с вторым входом дополнительного триггера, вход сброса которого соединен с вторым входом триггера, первый вход которого подключен к второму входу блока выделения разностной частоты, причем первый разрядный выход преобразователя длительность импульсакод подключен к второму входу дополнительного элемента И.