Изобретение относитс к импульсной технике и может быть использовано в устройствах управлени вычислительной техники в качестве устройства преобразовани кода в пачку импульсов, устройства преобразовани кода в длительность импульса, устрой ства задержки импульсов или управл емого генератора импульсов. Цель изобретени - повьшение надежности работы устройства. На фиг. 1 представлена функционал на схема преобразовател кода в пач ку импульсов; на фиг. 2 - временные диаграммы; по сн ницие его работу, Преобразователь кода в пачку импульсов содержит триггер 1, элемент И 2, генератор 3 импульсов, пересчет ный блок А, входную шину 5 сигнала управлени , входные шины 6 кода, под ключенные к информационным входам пересчетного блока 4 и выходные шины 7-9, причем выход триггера 1 соединен с входом записи пересчетного блока 4 и с первым входом элемента И 2, второй вход которого подключен к входной шине 5 сигнала управлени и к первому входу триггера 1, второй вход которого соединен с выходной ши ной 8 и с выходом пересчетного блока счетный вход которого подключен к вы ходной шине 7 и к выходу генератора импульсов, вход которого соединен с выходом элемента И и с выходной шиной 9. Преобразователь кода в пачку импульсов работает следующим образом. В исходном состо нии на входной шине 5, выходе пересчетного блока 4 и выходной шине 8 - сигналы высокого уровн .(фиг. 2а, д). На входных шинах 6 - преобразуемый код, который сигналом низкого уровн с выхода триггера 1 заноситс в пересчетный блок На выходе элемента И 2 и выходной шине 9 - сигнал низкого уровн , кото рый запрещает работу генератора 3 импульсов (фиг. 2г). 272 Сигнал управлени , поступающий в произвольный момент времени на входную шину 5 (фиг. 2а), сигналом низкого уровн устанавливает триггер 1 в единичное состо ние (фиг. 26), сиглал высокого уровн с которого запрещает запись в пересчетный блок 4, в результате чего в пересчетном блоке остаетс занесенный код. После окончани сигнала управлени (фиг.2а) на выходе элемента И 2 формируетс сигнал высокого уровн (фиг. 2в), который запускает генератор 3 импульсов и поступает на выходную шину 9, формиру при этом передний фронт выходного импульса. Генератор 3 импульсов начинает вырабатывать импульсы непрерывной импульсной последовательности (фиг. 2г), при этом передние фронты первого импульса с выхода генератора 3 импульсов и сигнала на выходной шине 9 совпадают. Импульсы с выхода генератора 3 импульсов поступают на выходную шину 7, формиру выходную пачку, а также поступают на счетный вход пересчетного блока 4, измен его состо ние. Пересчетный блок 4 осуществл ет пересчет выходной пачки. При поступлении на счетный вход пересчетного блока 4 последнего импульса из заданного количества импульсов в пачке, определ емого записанным в пересчетный блок кодом, на его выходе (фиг. 2д) вырабатьшаетс импульс, поступающий на выходную шину 8, по заднему фронту которого триггер 1 возвращаетс в исходное состо ние. При этом на выходной шине 9 формируетс задний фронт выходного импульса, длительность которого равна длительности выходной пачки. Одновременно запрещаетс работа генератора 3 импульсов (фиг. 2г) и в пересчетный блок 4 заноситс преобразуемый код. Изменение кода на входных шинах 6 позвол ет изменить количество импульсов в пачке на выходной шине 7 и длительность импульса на выходной шине 9.The invention relates to a pulse technique and can be used in computer control devices as a device for converting a code into a burst, a device for converting a code into a pulse width, a device for delaying pulses, or a controlled pulse generator. The purpose of the invention is to increase the reliability of the device. FIG. Figure 1 shows the functionality of a circuit for converting a code into a packet of pulses; in fig. 2 - time diagrams; the explanation of its operation, the converter of the code into a burst of pulses contains trigger 1, element 2, generator 3 pulses, conversion unit A, input bus 5 of the control signal, input buses 6 codes connected to the information inputs of the conversion unit 4 and output buses 7-9, the trigger output 1 is connected to the recording input of the scaling unit 4 and to the first input of the element 2, the second input of which is connected to the input bus 5 of the control signal and to the first input of the trigger 1, the second input of which is connected to the output bus 8 and with the release of the conversion unit the counting input of which is connected to the output bus 7 and to the output of the pulse generator, the input of which is connected to the output of the element I and to the output bus 9. The converter of the code into a burst of pulses works as follows. In the initial state, the input bus 5, the output of the scaler 4 and the output bus 8 are high level signals (Fig. 2a, e). On input buses 6, a convertible code, which by a low level signal from the output of flip-flop 1 is entered into a scaling block. At the output of the AND 2 element and output bus 9, a low-level signal that prohibits the operation of the 3-pulse generator (Fig. 2d). 272 A control signal, arriving at an arbitrary time on the input bus 5 (Fig. 2a), sets the trigger 1 to the one state (Fig. 26), a high signal from which prohibits writing to the scaling unit 4, resulting in in the counting unit remains the code entered. After the termination of the control signal (Fig. 2a), a high level signal is generated at the output of the And 2 element (Fig. 2c), which triggers the generator of 3 pulses and enters the output bus 9, thereby forming the leading edge of the output pulse. The pulse generator 3 begins to generate pulses of a continuous pulse sequence (Fig. 2d), while the leading edges of the first pulse from the output of the pulse generator 3 and the signal on the output bus 9 coincide. The pulses from the generator output 3 pulses arrive at the output bus 7, form the output pack, and also arrive at the counting input of the counting unit 4, changing its state. Scaler 4 recalculates the output pack. When the counting unit 4 receives the last pulse from a given number of pulses in a burst determined by the code recorded in the counting block, a pulse arriving at the output bus 8 is generated at its output (Fig. 2e), and the trigger 1 returns to initial state. At the same time, on the output bus 9, a falling edge of the output pulse is formed, the duration of which is equal to the duration of the output packet. At the same time, the operation of the generator of 3 pulses (Fig. 2d) is prohibited and the converted code is entered into the conversion unit 4. Changing the code on the input buses 6 allows you to change the number of pulses in a bundle on the output bus 7 and the duration of the pulse on the output bus 9.
j,7, TTJlJlJnJlJirlj, 7, TTJlJlJnJlJirl
,,,s---,,, s ---
Фиг.гFigg