RU2208802C1

RU2208802C1 - Electronic relay of rate of frequency change

Info

Publication number: RU2208802C1
Application number: RU2002100479/09A
Authority: RU
Inventors: А.Н. Шапошников
Original assignee: Шапошников Александр Николаевич
Priority date: 2002-01-16
Filing date: 2002-01-16
Publication date: 2003-07-20

Abstract

FIELD: electrical engineering. SUBSTANCE: relay incorporates connected in series intermediate transformer, first threshold unit, AND gate, counter, storage register, subtracter, adder and first threshold circuit which output is coupled to second inputs of subtracter and adder, connected in series one shot multivibrator and clock pulse generator which output is connected to another input of AND gate, pulse former which input is coupled to output of first threshold unit and which output is linked to zero setting input of counter, to record enabling input of storage register and to clock input of first arithmetic circuit, second arithmetic circuit which information input is connected to output of subtracter, which setting input is linked to setting input of first arithmetic circuit and to output of one shot multivibrator and clock input is connected to output of pulse former, second and third threshold units which inputs are connected to output of second arithmetic circuit and connected in series OR gate which first and second inputs are connected to outputs of second and third threshold units and final-control element. EFFECT: simplified design and increased operational reliability. 4 cl, 3 dwg

Description

Изобретение относится к электротехнике и может быть использовано в качестве электронного реле скорости изменений частоты. The invention relates to electrical engineering and can be used as an electronic relay of the rate of change of frequency.

Известно устройство, содержащее последовательно соединенные промежуточный трансформатор, выпрямитель, фильтр, пороговый блок и исполнительный элемент [1]. A device is known that contains a series-connected intermediate transformer, a rectifier, a filter, a threshold block and an actuator [1].

Недостатком известного решения являются относительно узкие функциональные возможности, что не позволяет использовать его в системах защиты от недопустимых скоростей изменений частоты. A disadvantage of the known solution is the relatively narrow functionality, which does not allow its use in protection systems against unacceptable rates of frequency changes.

Наиболее близким техническим решением к предлагаемому является микропроцессорное многофункциональное устройство реле частоты [2], содержащее промежуточный трансформатор, вход которого является информационным входом реле, а выход соединен со входом первого порогового блока с нулевым пороговым уровнем, и исполнительный элемент, а также масштабный усилитель, аналого-цифровой преобразователь, блок запрета, микропроцессор, два регистра памяти и микропроцессорную систему. Недостатком наиболее близкого технического решения является сложность устройства и, следовательно, недостаточно высокая надежность. The closest technical solution to the proposed one is a microprocessor-based multifunctional device of the frequency relay [2], containing an intermediate transformer, the input of which is the information input of the relay, and the output is connected to the input of the first threshold block with a zero threshold level, and the actuator, as well as a large-scale amplifier, analog -digital converter, prohibition unit, microprocessor, two memory registers and microprocessor system. The disadvantage of the closest technical solution is the complexity of the device and, therefore, insufficiently high reliability.

Техническим результатом изобретения является упрощение устройства и, следовательно, повышение его надежности. The technical result of the invention is to simplify the device and, therefore, increase its reliability.

Этот технический результат достигается тем, что в устройство, содержащее промежуточный трансформатор, вход которого является информационным входом реле, а выход соединен со входом первого порогового блока с нулевым пороговым уровнем, и исполнительный элемент, введены элемент И, счетчик, регистр памяти, блок вычитания, сумматор, первая и вторая арифметические схемы, предназначенные для вычисления среднего значения ее входного сигнала по к последовательным отсчетам, где к - целое, к>1, последовательно соединенные одновибратор, вход которого предназначен для подключения напряжения запуска, и генератор тактовых импульсов, второй и третий пороговые блоки, при этом выход первого порогового блока соединен с первым входом элемента И, второй вход которого соединен с выходом генератора тактовых импульсов и входом формирователя импульса по заднему фронту его входного сигнала, а выход элемента И соединен со счетным входом счетчика, выход которого соединен с информационным входом регистра памяти, соединенного выходом с первым входом блока вычитания, выход которого соединен с информационным входом второй арифметической схемы и с первым входом сумматора, соединенного выходом с информационным входом первой арифметической схемы, выход которой соединен со вторыми входами блока вычитания и сумматора, тактовые входы первой и второй арифметических схем соединены с выходом формирователя импульса по заднему фронту его входного сигнала, входом разрешения записи регистра памяти и со входом установки в ноль счетчика, входы начальной установки первой и второй арифметических схем и счетчика соединены с выходом одновибратора, а выход второй арифметической схемы соединен со входами второго и третьего пороговых блоков, выход "меньше" второго порогового блока и выход "больше" третьего порогового блока соединены с соответствующими входами элемента ИЛИ, выход которого соединен с входом исполнительного элемента. Кроме того, каждая первая и вторая арифметические схемы содержат регистр сдвига, информационный установочный и тактовый входы которой являются, соответственно, информационным, установочным и тактовым входами арифметической схемы, сумматор, входы которого соединены с соответствующими выходами регистра сдвига, и умножитель на 1/к, вход которого соединен с выходом сумматора, а выход является выходом арифметической схемы. Кроме того, тактировка работы регистра памяти осуществляется передним фронтом импульса с выхода формирователя импульса по заднему фронту его входного сигнала, а установка в ноль счетчика - задним фронтом указанного импульса. Кроме того, вход установки в ноль счетчика соединен с выходом формирователя импульса по заднему фронту его входного сигнала через элемент задержки. При этом входы начальной установки первой арифметической схемы и счетчика предназначены для установки кода, соответствующего начальной частоте сигнала на информационном входе, а вход начальной установки второй арифметической схемы предназначен для установки кода, соответствующего нулевому сигналу. This technical result is achieved by the fact that in the device containing the intermediate transformer, the input of which is the information input of the relay, and the output is connected to the input of the first threshold block with a zero threshold level, and the actuating element, the And element, counter, memory register, subtraction unit, are introduced the adder, the first and second arithmetic circuits, designed to calculate the average value of its input signal with respect to k sequential samples, where k is an integer, k> 1, a single-vibrator connected in series, whose input o is designed to connect the start voltage, and the clock generator, the second and third threshold blocks, while the output of the first threshold block is connected to the first input of the element And, the second input of which is connected to the output of the clock pulse and the input of the pulse shaper at the trailing edge of its input signal , and the output of the element And is connected to the counting input of the counter, the output of which is connected to the information input of the memory register connected by the output to the first input of the subtraction unit, the output of which is connected to the information by the input of the second arithmetic circuit and with the first input of the adder connected to the information input of the first arithmetic circuit, the output of which is connected to the second inputs of the subtraction unit and the adder, the clock inputs of the first and second arithmetic circuits are connected to the output of the pulse shaper along the trailing edge of its input signal, input enable recording the memory register and with the installation input at zero counter, the inputs of the initial installation of the first and second arithmetic circuits and counter connected to the output of a single vibrator a, and the output of the second arithmetic circuit is connected to the inputs of the second and third threshold blocks, the output is “less than” the second threshold block and the output is “greater” of the third threshold block connected to the corresponding inputs of the OR element, the output of which is connected to the input of the actuating element. In addition, each first and second arithmetic circuits contain a shift register, the information setting and clock inputs of which are, respectively, the information, setting and clock inputs of the arithmetic circuit, an adder whose inputs are connected to the corresponding outputs of the shift register, and a 1 / k multiplier, the input of which is connected to the output of the adder, and the output is the output of an arithmetic circuit. In addition, the clock operation of the memory register is carried out by the leading edge of the pulse from the output of the pulse shaper at the trailing edge of its input signal, and the counter is set to zero by the trailing edge of the specified pulse. In addition, the input to the zero counter is connected to the output of the pulse shaper on the trailing edge of its input signal through the delay element. In this case, the inputs of the initial installation of the first arithmetic circuit and the counter are used to set the code corresponding to the initial frequency of the signal at the information input, and the input of the initial installation of the second arithmetic circuit is used to set the code corresponding to the zero signal.

На фиг. 1 представлена электрическая структурная схема реле, на фиг.2 - арифметических схем, на фиг.3 - временные диаграммы, поясняющие работу реле. In FIG. 1 is an electrical block diagram of a relay; FIG. 2 is an arithmetic diagram; FIG. 3 is a timing diagram explaining a relay operation.

Реле (фиг. 1) содержит последовательно соединенные промежуточный трансформатор 1, вход которого является информационным входом устройства, первый пороговый блок 2 с нулевым пороговым уровнем, элемент И 3, счетчик 4, регистр 5 памяти, блок 6 вычитания, сумматор 7 и первую арифметическую схему 8, выход которой соединен со вторыми входами блока 6 вычитания и сумматора 7. Реле также включает последовательно соединенные одновибратор 9 и генератор 10 тактовых импульсов (ГТИ), выход которого соединен с другим входом элемента И 3, и, кроме того, формирователь 11 импульсов, вход которого соединен с выходом первого порогового блока 2, а выход - с входом установки в ноль счетчика 4, с входом разрешения записи регистра 5 памяти и с тактовым входом первой арифметической схемы 8, и вторую арифметическую схему 12, информационный вход которой соединен с выходом блока 6 вычитания, установочный вход соединен с установочным входом первой арифметической схемы 8 и с выходом одновибратора 9, а тактовый вход соединен с выходом формирователя 11 импульсов. Входы второго 13 и третьего 14 пороговых блоков соединены с выходом второй арифметической схемы 12, а элемент ИЛИ 15, первый и второй входы которого соединены, соответственно, с выходом второго 13 и третьего 14 пороговых блоков, последовательно соединен с исполнительным элементом 16. The relay (Fig. 1) contains a series-connected intermediate transformer 1, the input of which is the information input of the device, the first threshold block 2 with a zero threshold level, element 3, counter 4, memory register 5, subtraction block 6, adder 7 and the first arithmetic circuit 8, the output of which is connected to the second inputs of the subtraction unit 6 and the adder 7. The relay also includes serially connected one-shot 9 and a clock generator 10 (GTI), the output of which is connected to another input of the element And 3, and, in addition, form there are 11 pulses, the input of which is connected to the output of the first threshold block 2, and the output is with the input of the counter set to zero, with the write enable input of the memory register 5 and with the clock input of the first arithmetic circuit 8, and the second arithmetic circuit 12, the information input of which connected to the output of the subtraction unit 6, the installation input is connected to the installation input of the first arithmetic circuit 8 and to the output of the one-shot 9, and the clock input is connected to the output of the pulse shaper 11. The inputs of the second 13 and third 14 threshold blocks are connected to the output of the second arithmetic circuit 12, and the OR element 15, the first and second inputs of which are connected, respectively, with the output of the second 13 and third 14 threshold blocks, is connected in series with the actuating element 16.

Первая 8 и вторая 12 арифметические схемы имеют одинаковую конструкцию (фиг.2) и содержат регистр 17 сдвига, информационный, установочный и тактовый входы которого являются, соответственно, информационным, установочным и тактовым входами фильтра, сумматор 18, входы которого соединены с выходами регистра 17 сдвига, и умножитель 19 на 1/к (где к - число ячеек регистра 17 сдвига), вход которого соединен с выходом сумматора 18, а выход - является выходом арифметической схемы. The first 8 and second 12 arithmetic circuits have the same design (figure 2) and contain a shift register 17, the information, installation and clock inputs of which are, respectively, the information, installation and clock inputs of the filter, the adder 18, the inputs of which are connected to the outputs of the register 17 shift, and the multiplier 19 by 1 / k (where k is the number of cells in the shift register 17), the input of which is connected to the output of the adder 18, and the output is the output of the arithmetic circuit.

Исполнительный элемент 16 может быть выполнен в виде реле с замыкающим контактом, обмотка которого непосредственно или через усилитель соединена с выходом элемента ИЛИ. Формирователь 11 формирует короткий импульс на своем выходе при перепаде входного сигнала с уровня логической единицы на уровень логического нуля, первый пороговый блок 2 выполнен в виде аналогового компаратора, а второй 13 и третий 14 пороговые блоки - в виде цифровых компараторов. Остальные блоки являются стандартными блоками электронной техники. The actuating element 16 may be made in the form of a relay with a make contact, the winding of which is directly or through an amplifier connected to the output of the OR element. Shaper 11 generates a short pulse at its output when the input signal drops from the level of the logical unit to the level of logical zero, the first threshold block 2 is made in the form of an analog comparator, and the second 13 and third 14 threshold blocks are in the form of digital comparators. The remaining blocks are the standard blocks of electronic equipment.

На фиг.3 представлены сигналы на выходе промежуточного трансформатора 1 U₁ (фиг.3, а), первого порогового блока 2 U₂ (фиг.3, б), на выходе формирователя 11 импульсов U₁₁ (фиг.3, в), на выходе первой арифметической схемы 8 U₈ (фиг. 3, г), на выходе второй арифметической схемы 12 U₁₂(фиг.3, д) и на выходе второго порогового блока 13 U₁₃ (фиг.3, е).Figure 3 presents the signals at the output of the intermediate transformer 1 U ₁ (figure 3, a), the first threshold block 2 U ₂ (figure 3, b), at the output of the pulse shaper 11 U ₁₁ (figure 3, c), at the output of the first arithmetic circuit 8 U ₈ (Fig. 3, d), at the output of the second arithmetic circuit 12 U ₁₂ (Fig. 3, e) and at the output of the second threshold block 13 U ₁₃ (Fig. 3, e).

Реле работает следующим образом. The relay operates as follows.

При включении устройства питание подается на все его элементы, в том числе на вход одновибратора 9, который вырабатывает одиночный импульс, поступающий на вход запуска ГТИ 10, на вход установки в начальное состояние счетчика 4 и регистра сдвига 17 первой арифметической схемы 8, в которых устанавливается код, соответствующий номинальной частоте входного сигнала. Этот же импульс поступает на установочный вход второй арифметической схемы 12, в ячейках регистра 17 сдвига которой устанавливается нулевой сигнал. When the device is turned on, power is supplied to all its elements, including the input of a single-vibrator 9, which generates a single pulse input to the start of the GTI 10, to the installation input in the initial state of the counter 4 and shift register 17 of the first arithmetic circuit 8, in which code corresponding to the nominal frequency of the input signal. The same pulse is supplied to the installation input of the second arithmetic circuit 12, in the cells of the shift register 17 of which a zero signal is set.

На вход промежуточного трансформатора 1 поступает входной сигнал реле (фиг.3, а), поэтому на выходе первого порогового блока 2 с нулевым пороговым уровнем формируется последовательность прямоугольных импульсов (фиг.3, б), длительность которых функционально связана с частотой его входного сигнала (фиг. 3, а). Через элемент И на счетный вход счетчика 4 поступают импульсы ГТИ 9, что позволяет сформировать в счетчике 4 код длительности импульса. В моменты окончания этих импульсов на выходе формирователя 11 импульсов формируется короткий импульс (фиг.3, в). По этому короткому импульсу содержимое счетчика 4 переписывается в регистр 5 памяти, после чего содержимое счетчика 4 обнуляется. Последнее обеспечивается либо работой регистра 5 и входа установки в ноль счетчика 4 по разным фронтам импульса с выхода формирователя 11, либо включением элемента задержки на входе установки в ноль счетчика 4. В ячейки регистра 17 первой арифметической схемы 8 будут записываться отсчеты длительностей импульсов с выхода первого порогового блока 2, функционально связанных с частотой входного сигнала реле. В блоке вычитания 6 и в сумматоре 7 из этих отсчетов вычитаются и суммируются одни и те же величины с выхода первой арифметической схемы 8, поэтому на информационный вход регистра 17 сдвига первой арифметической схемы 8 поступает собственно отсчет длительности сигнала с выхода регистра 5 памяти. В сумматоре 18 первой арифметической схемы 8 эти отсчеты суммируются, а в умножителе 19 - умножаются на параметр 1/к, где к - число ячеек регистра 17. Следовательно, на выходе первой арифметической схемы 8 формируется среднее по нескольким последовательным отсчетам значение длительности импульсов (фиг.2, г) на выходе первого порогового блока 2. Выходной сигнал регистра 5 памяти, который соответствует текущим значениям длительности импульса на выходе первого порогового блока 2, вычитается из среднего значения длительностей в блоке 6 вычитания. Сигнал разности (фиг.3, д) поступает во вторую арифметическую схему 12, где сформируется среднее отклонение длительности импульсов с выхода первого порогового блока 2 от среднего значения, которое пропорционально приращению частоты входного сигнала. Если это приращение превышает или становится меньше допустимых пороговых значений Uп- и Uп+, что указывает на недопустимую скорость изменения частоты, то срабатывает второй 13 (фиг.3, е) или третий 14 пороговые блоки, что приводит к срабатыванию реле. The input of the intermediate transformer 1 receives the input signal of the relay (Fig.3, a), therefore, at the output of the first threshold block 2 with a zero threshold level, a sequence of rectangular pulses is formed (Fig.3, b), the duration of which is functionally related to the frequency of its input signal ( Fig. 3, a). Through the element And, the GTI 9 pulses are received at the counting input of the counter 4, which allows you to generate a pulse duration code in the counter 4. At the moments of the end of these pulses, a short pulse is formed at the output of the pulse shaper 11 (Fig. 3 c). By this short pulse, the contents of the counter 4 are written into the memory register 5, after which the contents of the counter 4 are reset. The latter is provided either by the operation of the register 5 and the input of the installation to zero counter 4 on different edges of the pulse from the output of the shaper 11, or by the inclusion of a delay element at the input of the installation to zero of the counter 4. Counts of pulse durations from the output of the first threshold block 2, functionally related to the frequency of the input relay signal. In the subtraction unit 6 and in the adder 7, the same values are subtracted and summed from the output of the first arithmetic circuit 8 from these samples, therefore, the signal duration sample from the output of memory register 5 is actually fed to the information input of the shift register 17 of the first arithmetic circuit 8. In the adder 18 of the first arithmetic circuit 8, these samples are summed, and in the multiplier 19 they are multiplied by the parameter 1 / k, where k is the number of register cells 17. Therefore, the output of the first arithmetic circuit 8 is formed by the average pulse width value over several consecutive samples (Fig. .2, d) at the output of the first threshold block 2. The output signal of the memory register 5, which corresponds to the current values of the pulse duration at the output of the first threshold block 2, is subtracted from the average duration in the subtraction block 6. The difference signal (Fig.3, d) enters the second arithmetic circuit 12, where the average deviation of the pulse duration from the output of the first threshold block 2 from the average value, which is proportional to the increment of the input signal frequency, is generated. If this increment exceeds or becomes less than the permissible threshold values of Uп- and Uп +, which indicates an unacceptable rate of change of frequency, then the second 13 (Fig. 3, e) or third 14 threshold blocks are triggered, which leads to a relay.

Таким образом, так как предлагаемая схема электронного реле частоты значительно проще известной, устройство обладает и более высокой надежностью. Thus, since the proposed electronic frequency relay circuit is much simpler than the known one, the device also has higher reliability.

Источники информации
1. Чернобровов Н.В., Семенов В.А. Релейная защита энергетических систем. М.: Энергоатомиздат, 1998, с. 112, рис. 2.66.Sources of information
1. Chernobrovov N.V., Semenov V.A. Relay protection of energy systems. M .: Energoatomizdat, 1998, p. 112, fig. 2.66.

2. Патент RU 2171475, кл. G 01 R, H 02 Н 3/46, 17.05.2000. 2. Patent RU 2171475, cl. G 01 R, H 02 H 3/46, 05.17.2000.

Claims

1. An electronic relay of the rate of change of frequency, containing an intermediate transformer, the input of which is an information input of the relay, and the output is connected to the input of the first threshold block with a zero threshold level, and an actuator, characterized in that the element And, counter, memory register, block are introduced subtraction, adder, first and second arithmetic circuits, designed to calculate the average value of its input signal by k sequential readings, where k is an integer, k> 1, one-shot is connected in series, input otorogo designed to connect the trigger voltage, and a clock, second and third threshold blocks, while the output of the first threshold block is connected to the first input of the element And, the second input of which is connected to the output of the clock and the input of the pulse shaper on the trailing edge of its input signal , and the output of the element And is connected to the counting input of the counter, the output of which is connected to the information input of the memory register connected by the output to the first input of the subtraction unit, the output of which is connected with the information input of the second arithmetic circuit and with the first input of the adder connected to the information input of the first arithmetic circuit, the output of which is connected to the second inputs of the subtraction unit and the adder, the clock inputs of the first and second arithmetic circuits are connected to the output of the pulse shaper along the trailing edge of its input signal , the input enable recording the memory register and with the installation input at zero counter, the inputs of the initial installation of the first and second arithmetic circuits and counter connected to the output of one bratora, and the output of the second arithmetic circuit is connected to the inputs of the second and third thresholds blocks out "less than" the second threshold and an output unit "more" third threshold unit connected to the respective inputs of OR element whose output is connected to an input of the actuator.

2. The relay according to claim 1, characterized in that each first and second arithmetic circuits contain a shift register, the information, installation and clock inputs of which are respectively the information, setup and clock inputs of the arithmetic circuit, an adder whose inputs are connected to the corresponding outputs of the shift register containing k cells, and a 1 / k multiplier, the input of which is connected to the output of the adder, and the output is the output of an arithmetic circuit.

3. The relay according to claim 1 or 2, characterized in that the clock operation of the memory register is carried out by the leading edge of the pulse from the output of the pulse shaper at the trailing edge of its input signal, and the counter is set to zero by the trailing edge of the specified pulse.

4. The relay according to claim 1 or 2, characterized in that the input to the counter zero is connected to the output of the pulse shaper along the trailing edge of its input signal through a delay element.

5. Relay according to any one of claims 1 to 4, characterized in that the inputs of the initial installation of the first arithmetic circuit and counter are used to set the code corresponding to the initial frequency of the signal at the information input, and the input of the initial installation of the second arithmetic circuit is designed to set the code corresponding to zero signal.