SU1180985A1

SU1180985A1 - Устройство дл контрол микросхем пам ти

Info

Publication number: SU1180985A1
Application number: SU843729835A
Authority: SU
Inventors: Яков Михайлович Беккер; Нурсауле Аманжоловна Дюсенова; Вячеслав Иванович Миронцев; Юрий Петрович Слудняков; Годар Анатольевич Петухов
Original assignee: Предприятие П/Я М-5308
Priority date: 1984-04-25
Filing date: 1984-04-25
Publication date: 1985-09-23

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МИКРОСХЕМ ПАМЯТИ, содержащее блок дискриминаторов, выход которого вл етс управл кицим выходом устройства , блок индикации, входы первой группы которого вл ютс адресными входами устройства, блок формирователей кода числа, управл ющий вход которого вл етс первым управл к цим входом устройства, выходы вл ютс информационными выходами устройства, а информационные входы соединены с входами первой группы блока дискриминаторов , входами второй группы блока индикации и вл ютс информационными входами устройства, отличающеес тем, что, с целью повышени точности контрол , устройство содержит преобразователь механических колебаний, усилитель, блок сравнени , триггер и блок коммутаторов , один вход которого соединен с первым входом блока сравнени и одним входом блока формирователей кода числа, другие входы блока коммутаторов соединены с выходами блока формирователей кода числа, а выходы соединены с входами второй группы I (Л блока дискриминаторов, один вход которого соединен с выходом триггера , один установочный вход которого вл етс вторым управл ющим входом устройства, а другой установочный вход соединен с первым выходом блока сравнени , второй выход которого со-, единен с управл ющим входом блока индикации, второй вход соединен с выходом усилител , вход которого соединен с выходом преобразовател механических колебаний.

Description

Изобретение относится к вычислительной технике, а именно к устройствам для контроля памяти, и может быть использовано при контроле качества программирования микросхем 5 постоянной памяти.

Цель изобретения - повышение точности контроля программируемых микросхем да счет отбраковки микросхем с разрушенньыи перемычками. ю

На чертеже представлена функциональная схема устройства для контроля микросхем памяти.

Устройство содержит блок 1 формирователей кода числа, блок 2 дис- ,5 криминаторов, контактирующую колодку 3, преобразователь 4 механических колебаний, усилитель 5, блок 6 сравнения, триггер 7, блок 8 индикации, блок 9 коммутаторов. 20

Устройство работает следующим образом.

В блок 1 формирователей кода числа по адресной кодовой шине КШ 25 поступает импульсный сигнал, преобразуемый в код программируемого числа. Одновременно импульсный сигнал адресного входа поступает в блок 2 дискриминаторов. Информационный сиг- ₃θ нал, поступающий на вход блока формирователей кода числа, поступает •также на вход блока 9 коммутаторов.

Сигналы программирования с выхода блока 1 формирователей кода числа по адресным и программирующим шинам из программатора поступают в контактирующую колодку 3. При программировании микросхемы в контактирующей колодке 3 преобразователь 4 механических колебаний вырабатывает сигнальный импульс. Сигнальный импульс поступает на вход порогового усилителя 5, с выхода которого поступает на вход блока 6 сравнения и сравнивается с импульсным сигналом, поступившим с информационного входа блока 1 формирователей кода числа. В случае совпадения сигналов схема 6 сравнения передает управляющий сигнал на вход триггера 7, управляемого по P-входу от программатора. Считанный из триггера 7 сигнал о программировании передается в блок 2 дискриминаторов, куда одновременно через блок 9 коммутатора поступает адресный сигнал из контактирующего устройства 3 и адресного входа блока 1 формирователей кода числа. Сигнал о необходимости перехода к следующему адресу поступает через управляющий выход блока дискриминаторов в программатор. В случае несовпадения сигнального и программирующего импульсов в блоке 6 сравнения, в блоке 8 индикации индуцируется адрес и разряд неразрушенной ячейки, памяти, и т.д.

Claims

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МИКРОСХЕМ ПАМЯТИ, содержащее блок дискриминаторов, выход которого является управляющим выходом устройства, блок индикации, входы первой группы которого являются адресными входами устройства, блок формирователей кода числа, управляющий вход которого является первым управляющим входом устройства, выходы являются информационными выходами устройства, а информационные входы соединены с входами первой группы блока дискриминаторов, входами второй группы блока индикации и являются информационными входами устройства, отличающееся тем, что, с целью повышения точности контроля, устройство содержит преобразователь механических колебаний, усилитель, блок сравнения, триггер и блок коммутато ров, один вход которого соединен с первым входом блока сравнения и одним входом блока формирователей кода числа, другие входы блока коммутаторов соединены с выходами блока формирователей кода числа, а выходы соединены с входами второй группы блока дискриминаторов, один вход которого соединен с выходом триггера, один установочный вход которого является вторым управляющим входом устройства, а другой установочный вход соединен с первым выходом блока сравнения, второй выход которого соединен с управляющим входом блока индикации, второй вход соединен с выходом усилителя, вход которого соединен с выходом преобразователя механических колебаний.

1180985 2