SU1721557A1 - Логический пробник - Google Patents

Логический пробник Download PDF

Info

Publication number
SU1721557A1
SU1721557A1 SU894747674A SU4747674A SU1721557A1 SU 1721557 A1 SU1721557 A1 SU 1721557A1 SU 894747674 A SU894747674 A SU 894747674A SU 4747674 A SU4747674 A SU 4747674A SU 1721557 A1 SU1721557 A1 SU 1721557A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
elements
probe
Prior art date
Application number
SU894747674A
Other languages
English (en)
Inventor
Сергей Александрович Шляхтин
Валентина Ивановна Глубокова
Юрий Анатольевич Дарнопых
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU894747674A priority Critical patent/SU1721557A1/ru
Application granted granted Critical
Publication of SU1721557A1 publication Critical patent/SU1721557A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  к электроизмерительной технике. Цель изобретени  - расширение функциональных возможностей пробника. Дл  этого пробник содержит дес ть элементов И (1-10), первый звуковой генератор 11, звуковой индикатор 12, одно- вибраторы 13,14, элементы ИЛИ 15-22, линию 23 задержки, блок 24 цифровой задержки, элементы НЕ 25 и 26, блок 27 пам ти, счетчик 28, формирователи 29 и 30 импульсов, триггеры 31-34, логический вход пробника 35, управл ющий вход пробника 36, вход 37 импульсов записи , вход 38 импульсов чтени , вход 39 запуска пробника, вход 40 сброса пробника с соответствующими св з ми . 1 ил.

Description

Изобретение относится к электроизмерительной технике и может быть использовано в системах контроля и диагностики цифровых устройств.
Целью изобретения является расширение функциональных возможностей устройства за счет введения режима оперативного контроля за изменением уровней контролируемого сигнала.
На чертеже приведена структурная схема логического пробника.
Устройство содержит с первого по десятый элементы И 1-10, звуковой генератор 11, звуковой индикатор 12, первый одновибратор 13, второй одновибратор 14, с первого по восьмой элементы ИЛИ, 15-22 линию 23 задержки, блок 24 цифровой задержки, первый 25 и второй 26 элементы НЕ, блок 27 памяти, счетчик 28, первый 29 и второй 30 формирователи импульсов, первый 31, второй 32, третий 33, четвертый 34 триггеры, клеммы 35 для подключения объекта контроля, управляющий вход 36, вход 37 импульсов записи, вход 38 импульсов чтения, вход 39 запуска и вход 40 сброса с соответствующими связями.
Устройство работает следующим образом.
В режиме исходного состояния на управляющем входе 36 присутствует логический нуль, на вход 38 импульсов чтения поступают импульсы низкой частоты (0,1-2 Гц),. на вход 40 сброса подается кратковременный сигнал сброса. Клемма 35 для подключения объекта контроля подключается к исследуемой цепи. При этом импульсы чтения через шестой элемент ИЛИ 20 поступают на формирователь 29 импульсов. С формирователя импульсы через линию 23 задержки, восьмой элемент ИЛИ 22 поступают на второй 2 и третий 3 элементы И. Если на клемме 35 пробника присутствует логическая единица, то она через шестой элемент И 6 и третий элемент ИЛИ 17 открывает третий элемент И 3 и разрешает прохождение импульсов с выхода восьмого элемента ИЛИ 22 на второй одновибратор 14, который вырабатывает импульсы длительностью, соответствующей звучанию ’’тире’’, а через первый элемент ИЛИ 15 разрешает прохождение звуковых импульсов, например 1 кГц, со звукового генератора 11 через первый элемент И на звуковой индикатор 12. При этом на звуковом индикаторе будет слышна последовательность тире с частотой и мпул ьсов чтения.
Если на клемме 35 пробника присутствует логический нуль, то он через шестой элемент И 6, третий элемент ИЛИ 17, первый элемент НЕ 25 откроет второй элемент И 2 и разрешит прохождение импульсов с выхода восьмого элемента ИЛИ 22 на первый одновибратор 13, который вырабатывает импульсы длительностью, соответствующей звучанию точки. При этом на звуковом индикаторе будет слышна последовательность точек с частотой импульсов чтения. Если на клемме 35 пробника присутствует последовательность импульсов с частотой, меньшей частоты импульсов чтения, то импульсами с клеммы 35 пробника будут поочередно открываться второй 2 и третий 3 элементы И и импульсами с выхода восьмого элемента ИЛИ 22 будут поочередно запускаться первый 13 и второй 14 одновибраторы. Импульсы с первого 13 и второго 14 одновибраторов через первый элемент ИЛИ 15 будут разрешать прохождение импульсов с звукового генератора 11 через первый элемент И 1 на звуковой индикатор 12. При этом на звукоьом индикаторе будет слышна последовательность точек и тире с частотой импульсов чтения.
Если на клемме 35 пробника присутствует последовательность импульсов с частотой следования, большей частоты импульсов чтения, то первый 13 и второй 14 одновибраторы будут запускаться непрерывно через второй 2 и третий 3 элементы И импульсами с клеммы 35 пробника таким образом, что импульсы первого 13 и второго 14 одновибраторов будут перекрываться и через первый элемент ИЛИ 15 будет постоянно открыт первый элемент И 1. При этом на звуковом индикаторе 12 будет слышен непрерывный звук с частотой звукового генератора 11 (1 кГц).
Для оперативного контроля одиночного импульса либо короткой последовательности импульсов необходимо клемму 35 для подключения объекта контроля пробника подключить к исследуемой цепи, на управляющий вход 36 пробника подать логический нуль, а затем подать кратковременный сигнал запуска на вход 39 запуска пробника. При этом сигнал запуска через восьмой элемент И 8 устанавливает четвертый триггер 34 в состояние логической единицы, а второй 32 и третий 33 триггеры - в состояние логического нуля. Четвертый триггер 34 сигналом с прямого выхода запрещает прохождение сигналов через восьмой элемент ИЛИ 22, а сигналом с инверсного выхода открывает четвертый 18 и пятый 19 элементы ИЛИ. Если на клемме 35 пробника появляется положительный импульс, то первый переход из состояния логического нуля в состояние логической единицы через шестой элемент Иби третий элемент ИЛИ 17 устанавливает по входу С второй триггер 32 в состояние логической единицы и открывает третий элемент И 3. Переход из состояния логического нуля в состояние логической единицы с прямого выхода второго триггера 32 через четвертый элемент ИЛ И 18 и третий элемент И 3 запускает второй одновибратор 14, который вырабатывает импульс длительностью, соответствующей звучанию тире. Сигнал с прямого выхода второго триггера 32 блокирует по входу D третий триггер 33, который остается в состоянии логического нуля независимо от дальнейшего состояния сигнала на клемме 35 пробника. Если после сигнала запуска на входе 39 запуска пробника на клемме 35 появляется отрицательный импульс, то первым в состояние логической единицы устанавливается триггер 33, блокируя по входу D второй триггер 32. При этом звучит Точка.
Для работы в режиме записи логического пробника необходимо подключить клемму 35 пробника к исследуемой цепи, на управляющий вход 36 подать логический нуль, на вход 37 импульсов записи подать импульс записи, в несколько раз превышающий по частоте исследуемый сигнал. На вход 40 сброса пробника в исходное состояние необходимо подать кратковременный импульс сброса, на вход 39 запуска пробника - кратковременный импул ьс запуска. При этом по импульсу сброса через седьмой элемент ИЛИ 21 в состояние логического нуля устанавливается первый триггер 31. По импульсу записи через восьмой элемент И 8 в состояние логической единицы установится четвертый триггер 33 и в состояние логического нуля установятся второй 32 и третий 33 триггеры. Далее по первому изменению состояния на клемме 35 пробника по входу С установятся в состояние логической единицы второй триггер 32 или третий триггер 33 (аналогично описанию выявления одиночного импульса), взводится один из одновибраторов (первый 13 или второй 14). Через первый элемент ИЛИ 15 первый триггер 31 по входу С установится в состояние логической единицы, который в свою очередь разрешит прохождение импульсов записи через четвертый элемент И 4. Далее импульсы записи через второй элемент ИЛИ 16 поступают на счетный вход счетчика 28 и на вход, второго формирователя импульсов 30. С последнего короткие импульсы записи фиксируют 8 блоке 27 памяти состояние входа D блока 27 памяти по адресу, поступающему с выхода счетчика 28. По заполнению блока 27 памяти счетчик 28 вырабатывает сигнал переполнения и через седьмой элемент ИЛИ 21 устанавливает первый триггер 31 в состояние логического нуля. Последний в свою очередь запрещает прохождение импульсов записи через четвертый элемент И 4. Таким образом запись прекращается. В схему логического пробника введен блок 24 цифровой задержки на один такт записи.
Любое изменение состояния на клемме 35 пробника одновременно разрешает режим записи и поступает на вход D блока 24 цифровой задержки, куда записывается с кратковременным импульсом записи по входу С блока 24 цифровой задержки. Следующим тактом импульсов записи информации из блока 24 цифровой задержки переписывается в блок 27 памяти. Таким образом начало записываемого сигнала с, клеммы 35 пробника не теряется.
Для работы в режиме чтения необходимо на управляющий вход 36 пробника подать состояние логической единицы, на вход 38 импульсов чтения подать импульсы чтения, на вход 39 запуска пробника подать импульс высокого уровня. Импульс запуска через элемент И 9 устанавливает в состояние логической' единицы, первый триггер 31, который в свою очередь разрешает прохождение импульсов чтения через пятый элемент И 5, через десятый элемент И 10, шестой элемент ИЛИ 20. С выхода второго элемента ИЛИ 16 импульсы чтения поступают на вход формирователя 30 импульсов и вход счетчика 28. На блок 27 памяти поступают импульсы чтения С формирователя 30 импульсов и адрес со счетчика 28.
На выходе блока 27 памяти появляется бит информации, который через седьмой элемент И 7, третий элемент ИЛИ 17, первый элемент НЕ 25 поступает на второй элемент И 2 и третий элемент И 3. Одновременно с выхода шестого элемента ИЛИ 20 импульсы чтения поступают на вход формирователя 29 импульсов, с выхода последнего через линию 23 задержки, восьмой элемент ИЛИ 22 поступают на входы второго 2 и третьего 3 элементов И. Если с выхода блока 27 памяти поступает логический нуль, то открыт второй элемент И 2 и импульсом с выхода восьмого элемента ИЛИ 22 запустится первый одновибратор 13. Последний вырабатывает импульс с длительностью, соответствующий звучанию точки. Аналогично откроется третий элемент И 3 и запустится второй одновибратор 14 с длительностью импульса, соответствующей звучанию тире, если на выходе блока 27 памяти будет логическая единица. Последовательность импульсов чтения будет последовательно изменять адрес блока 27 памяти и выдавать информацию в той же г.оследова7 тельности, в какой была записана. При чтении информации последовательности точек” и тире записываются на бумаге. Затем восстанавливается сигнал таким образом, что точка соответствует низкому уровню, а тире - высокому уровню. Каждая точка или тире на бумаге соответствует по длительности одному периоду (такту) импульсов записи. Чтение прекращается после считывания последнего бита информации из блока 27 памяти, счетчик вырабатывает импульс переполнения и сбрасывает первый триггер 31 в состояние логического нуля. Последний в свою очередь запрещает прохождение импульсов чтения через пятый и десятый элементы И и шестой элемент ИЛИ 20.

Claims (1)

  1. Формула изобретения
    Логический пробник, содержащий первый, второй, третий, четвертый и пятый элементы И, первый и второй элементы ИЛИ, первый и второй элементы НЕ, первый и второй одновибраторы, первый и второй формирователи импульсов, линию задержки, звуковой индикатор, звуковой генератор, блок памяти, счетчик, триггер, логический вход пробника, управляющий вход пробника, вход импульсов записи, вход импульсов чтения, вход запуска пробника, выход звукового генератора соединен с первым входом первого элемента И, выход которого соединен со звуковым инди-. катором, а второй вход- с выходом первого элемента ИЛИ, первый и второй входы которого соединены соответственно с выходами первого и второго одновибраторов, входы которых соединены соответственно с выходами второго и третьего элементов И, первые входы которых соединены между собой, второй вход третьего элемента И соединен с входом.первого элемента НЕ, выход которого соединен с вторым входом второго элемента И, выход первого формирователя импульсов соединен с входом линии задержки, вход второго элемента НЕ соединен с первым входом пятого элемента Й, с управляющим входом блока памяти и с управляющим входом пробника, а выход второго . элемента НЕ соединен с первым входом четвертого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом второго формирователя импульсов и счетным входом счетчика, адресные выходы счетчика и выход второго формирователя импульсов соединены соответственно с адресными входами и входом разрешения блока памяти, прямой выход первого триггера соединен с вторыми входами четвертого и пятого элементов И, выход пятого элемента И соединен с вторым входом второго элемента ИЛИ. третьи входы четвертого и пятого элементов И соединены соответственно с входами импульсов записи и импульсов чтения, отличающийся тем, что, с целью расширения функциональных возможностей устройства за счет введения режима оперативного контроля за изменением уровней контролируемого сигнала, в него введены третий, четвертый, пятый, шестой, седьмой и восьмой элементы ИЛИ, шестой, седьмой, восьмой, девятый и десятый элементы И, второй, третий и четвертый триггеры, блок цифровой задержки, информационный вход которого соединен с клеммами для подключения объекта контроля и с первым входом шестого элемента И, а выход - с информационным входом блока памяти, выход которого соединен с первым входом седьмого элемента И, выход которого соединен с первым входом 'третьего элемента ИЛИ, выход которого соединен с вторым входом третьего элемента И и с синхронизирующим входом второго триггера, прямой выход которого соединен с первым входом четвертого элемента ИЛИ, выход которого соединен с третьим входом третьего элемента И, инверсный выход третьего триггера соединен с информационным входом второго триггера, инверсный выход которого соединен с информационным входом третьего триггера, прямой выход которого соединен с первым входом пятого элемента ИЛИ, выход которого соединен с третьим входом второго элемента И, синхронизирующий вход третьего триггера соединен с выходом первого элемента НЕ, первый вход восьмого элемента И соединен с первым входом четвертого элемента И, с выходом второго элемента НЕ и с вторым входом шестого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, второй вход седьмого элемента И соединен с управляющим входом блока памяти и первыми входами девятого и десятого,элементов И, выходы которых соединены соответственно с установочным входом первого триггера и первым входом шестого элемента ИЛИ, выход которого соединен с входом первого формирователя импульсов, второй вход десятого элемента И соединен с прямым выходом первого триггера, вход запуска пробника соединен с вторыми входами восьмого и девятого элементов И, выход восьмого элемента И соединен с установочным входом четвертого триггера и с входами сброса второго и третьего триггеров, вход сброса пробника в исходное состояние соединен с входом сброса четвертого триггера й с первым входом седьмого элемента ИЛИ, выход которого соединен с входом сброса первого триггера, прямой выход четвертого триггера соединен с информационным входом первого триггера и первым входом восьмого элемен- 5 та ИЛИ, выход которого соединена первыми входами второго и третьего элементов И, второй вход восьмого элемента ИЛИ соединен с выходом линии задержки, инверсный выход четвертого триггера соединен с вто рыми входами четвертого и пятого элементов ИЛИ, вторые входы шестого и седьмого элементов ИЛИ соединены соответственно с третьим входом пятого элемента И и выходом переполнения счетчика, синхронизирующий вход первого триггера соединен с выходом первого элемента ИЛИ, синхронизирующий вход блока цифровой задержки соединен с третьим входом четвертого элемента И.
SU894747674A 1989-10-09 1989-10-09 Логический пробник SU1721557A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894747674A SU1721557A1 (ru) 1989-10-09 1989-10-09 Логический пробник

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894747674A SU1721557A1 (ru) 1989-10-09 1989-10-09 Логический пробник

Publications (1)

Publication Number Publication Date
SU1721557A1 true SU1721557A1 (ru) 1992-03-23

Family

ID=21473817

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894747674A SU1721557A1 (ru) 1989-10-09 1989-10-09 Логический пробник

Country Status (1)

Country Link
SU (1) SU1721557A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1298698, кл.001 R31/318.1985. Авторское свидетельство СССР ISk 1226366, кл. G 01 R 31/318,1984. *

Similar Documents

Publication Publication Date Title
JPS6183U (ja) レ−ダ信号のトラツキング装置
SU1721557A1 (ru) Логический пробник
FR2270117A1 (en) Road vehicle speed limiting device - counts pulses corresponding to vehicle speed and controls alarm
SU1552032A1 (ru) Устройство дл обнаружени течи
SU1462318A1 (ru) Сигнатурный анализатор
RU1812514C (ru) Устройство цифрового измерени частоты
SU928268A1 (ru) Логический пробник
SU1598031A1 (ru) Устройство дл диагностировани систем импульсно-фазового управлени тиристорным преобразователем
SU1146810A1 (ru) Цифровой измеритель уровн
SU1111194A1 (ru) Тренажер радиотелеграфистов
SU1597881A1 (ru) Устройство дл контрол дискретных сигналов
SU991595A1 (ru) Селектор широтно-импульсных сигналов
SU1226619A1 (ru) Формирователь последовательности импульсов
SU1441458A1 (ru) Устройство дл контрол блоков посто нной пам ти
RU1354989C (ru) Устройство для контроля цифровых узлов
SU917144A1 (ru) Логический пробник
SU911532A1 (ru) Устройство дл контрол цифровых узлов
SU638136A1 (ru) Ультрозвуковое импульсное устройство
SU1684787A1 (ru) Устройство дл ввода информации
SU1180985A1 (ru) Устройство дл контрол микросхем пам ти
SU1015340A1 (ru) Устройство дл контрол состо ни объектов
SU1183972A1 (ru) Устройство дл имитации отказов дискретной аппаратуры
SU658509A1 (ru) Устройство дл контрол логических блоков
SU1403097A1 (ru) Устройство дл контрол полупроводниковой пам ти
SU1129723A1 (ru) Устройство дл формировани импульсных последовательностей