SU1441458A1 - Устройство дл контрол блоков посто нной пам ти - Google Patents
Устройство дл контрол блоков посто нной пам ти Download PDFInfo
- Publication number
- SU1441458A1 SU1441458A1 SU874267679A SU4267679A SU1441458A1 SU 1441458 A1 SU1441458 A1 SU 1441458A1 SU 874267679 A SU874267679 A SU 874267679A SU 4267679 A SU4267679 A SU 4267679A SU 1441458 A1 SU1441458 A1 SU 1441458A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- group
- pulse generator
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл контрол посто нных запоминающих устройств. Цель изобретени - повышение достоверности контрол посто нных запоминающих устройств . Устройство содержит генератор 1 импульсов, формирователь 2 импульсов , счётчик 3, регистр 4, коммутатор 5, блок 7 сравнени , блок 8 индикации . В устройстве блок 1I контролируемой пам ти провер етс на предельной рабочей частоте на отсутствие динамических искажений. 1 ил.
Description
S
1(Л
1
4
ел
00
Изобретение относитс к вычислительной технике и может быть использовано дл контрол посто нных запоминающих устройств,
Цель изобретени - повышение достоверности контрол посто нных запоминающих устройств.
На чертеже изображено предлагаемое
устройство.ft
Устройство содержит генератор импульсов , формирователь 2 импульсов, счетчик 3, регистр 4, коммутатор 5, вход 6 установки, блок 7 сравнени , блок 8 индикации, адресный выход 9, первый информационный вход 10, блок II контролируемой пам ти, вход 12 управлени режимом, второй информационный вход 13 и адресный вход 14.
Генератор 1 импульсов и формирова- тель 2 импульсов предназначены дл формировани сигналов внутренней синхронизации устройства. Частота следовани импульсов генератора 1 импульсов выбираетс так, чтобы в интервал времени, равный времени выборки блока 11 контролируемой пам ти, укладывалось целое число периодов имхтульсов генератора 1. Частота следовани формируемых синхроимпульсов равна пре- дельной рабочей частоте блока 11, что достигаетс подбором коэффициентов делени счетчиков формировател 2, Регистр 4 предназначен дп хранени выходной информации блока 11. Коммутатор 5 предназначен дн селекции информации, поступающей в зависимости от сигналов по входу 12, либо из управл ющей ЭВМ, либо из регистра 4 и может быть реализован, например, на ИМС К533КПП . Блок 7 сравнени предназначен дп подразр д- ного сравнени и может быть вьтолнен например, на ИМС К533СП.
Устройство работает следующим об- разом.
На первом этапе контрол блока 11 контролируемой пам ти на второй управл ющий вход 12 поступает сигнал, перевод щий устройство в режим работы с управл ющей ЭВМ, при этом на вход 14 поступает адрес, а на вход 13 поступает эталонна информаци . Поступление синхроимпульса из формировате л 2 импульсов на счетный вход счет- чика 3 вызьшает запись адреса в счетчик 3 и передачу его на адресньА вход блока I1. Поступление синхроимпульса из формировател 2 импульсов на управл ющий вход блока 1I вызьшает счи- тывание информации из блока 1 и постпление ее на первый вход блока 7 сравнени . Эталонна информаци из ЭВМ через коммутатор 5 поступает на второй вход блока 7. При поступлении импульса из формировател 2 импульсов на управл ющий вход блока 7 происходит сравнение с выдачей результатов в блок 8. Таким образом, сравниваетс с эталоном информаци блока 11, алгоритм проверки задаетс ЭШ, скорость проверки определ етс устройством ЭШ, где хранитс эталонна информаци .
На втором этапе проводитс контроль временных характеристик блока 11. На второй управл ющий вход 12 поступает сигнал, перевод щий устройство в автономный режим работы. Второй вход блока 7 через коммутатор
5подключаетс к выходу регистра 4. На первый управл ющий вход 6 поступает сигнал обнулени , устанавливающий счетчики формировател 2 импульсов и счетчик 3 в нулевое состо ние. Окончание сигнала обнулени на входе
6вызьшает формирование синхроимпульсов формирователем 2. При поступлении синхроимпульса на управл ющий вход блока 11 информаци считьшаетс из блока 11 и поступает на первый вход блока 7 и информационный вход регистра 4. Первый строб-синхроимпульс, поступающий на управл ющий вход регистра 4,вызывает запоминание выходной информации блока 11 в регистре
4 и передачу ее через коммутатор 5 на второй вход блока 7. Второй строб- синхроимпульс, поступающий на управл ющий вход блока 7 вызывает сравнение с вьщачей результата в блок 8. Задержка первого строба относительно синхроимпульса на управл ющем входе блока 11 равна времени выборки блока 11, задержка второго строба относительно первого CTpoRa выбираетс больще гарантированного суммарного времени срабатывани регистра 4, коммутатора 5 и блока 7.
Claims (1)
- Формула изобретениУстройство дл контрол блоков посто нной пам ти, содержащее генератор импульсов, счетчик, коммутатор, блок сравнени , формирователь импульсов , причем выход генератора импульсов подключен к входу формировател импульсов, выход счетчика вл етс адресным выходом устройства, входы первой группы блока сравнени вл ютс информационными входами первой группы устройства, выход блока сравнени вл етс выходом результата контрол устройства, вход установки формировател импульсов соединен с входом установки счетчика и вл етс входом установки устройства, выход коммутатора соединен с входами второй группы блока сравнени , отличающеес тем, что, с целью повышени достоверности контрол , в устройство введен регистр, информационные входы которого соединены с входами первой группы блока сравне- нии , вход синхронизации регистрасоединен с вторым выходом формировател импульсов, выходы регистра соединены с информационньми входами первой, группы коммутатора, информационные входы второй группы которого вл ютс информационными входами второй группы устройства, управл ющий вход коммутатора соединен с входомуправлени режимом счетчика и вл етс входом управлени режима устройства , вход синхронизации счетчика соединен с четвертым выходом формировател импульсов, третий выход формировател импульсов соединен с входом синхронизации блока сравнени , первый выход формировател импульсов вл етс выходом разрешени устройства , информационные входы счетчикавл ютс адресными входами устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874267679A SU1441458A1 (ru) | 1987-06-24 | 1987-06-24 | Устройство дл контрол блоков посто нной пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874267679A SU1441458A1 (ru) | 1987-06-24 | 1987-06-24 | Устройство дл контрол блоков посто нной пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1441458A1 true SU1441458A1 (ru) | 1988-11-30 |
Family
ID=21313086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874267679A SU1441458A1 (ru) | 1987-06-24 | 1987-06-24 | Устройство дл контрол блоков посто нной пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1441458A1 (ru) |
-
1987
- 1987-06-24 SU SU874267679A patent/SU1441458A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 982097, кл. G 1 С 29/00, 1981. Авторское свидетельство СССР № 1238165, кл. G 11 С 29/00, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0146640B1 (en) | Period detection circuit | |
SU1441458A1 (ru) | Устройство дл контрол блоков посто нной пам ти | |
SU1367027A1 (ru) | Устройство дл сокращени избыточности информации | |
SU1608636A1 (ru) | Устройство дл ввода информации | |
SU1614023A1 (ru) | Устройство дл считывани изображений | |
SU1732328A1 (ru) | Устройство дл допускового контрол временных интервалов | |
SU1215043A1 (ru) | Измеритель частотно-временных параметров электрических сигналов | |
SU1381518A1 (ru) | Устройство дл сопр жени вычислительной машины с датчиками | |
US5483648A (en) | Circuit for determining the arrival times of control signals supplied to microprocessors | |
SU1483448A1 (ru) | Устройство определени экстремума функции | |
SU1464207A1 (ru) | Устройство дл измерени временных параметров движени носител магнитной записи | |
SU1742790A1 (ru) | Устройство дл контрол параметров | |
SU1348878A1 (ru) | Устройство дл контрол и регистрации параметров двигател транспортного средства | |
SU1705875A1 (ru) | Устройство дл контрол оперативной пам ти | |
RU1839277C (ru) | Многоканальный генератор пр моугольных импульсов | |
SU1684787A1 (ru) | Устройство дл ввода информации | |
SU1698966A1 (ru) | Устройство задержки | |
SU1277167A2 (ru) | Устройство дл определени направлени движени объекта | |
US4386322A (en) | Method and apparatus for producing a trigger signal | |
SU1052842A1 (ru) | Устройство дл измерени длины движущихс изделий | |
SU1297052A1 (ru) | Сигнатурный анализатор | |
SU711542A1 (ru) | Устройство дл контрол объектов | |
SU1638679A1 (ru) | Устройство дл определени рассто ни до места неисправности в фидерных лини х | |
RU1812514C (ru) | Устройство цифрового измерени частоты | |
SU1238165A1 (ru) | Устройство дл контрол блоков посто нной пам ти |