SU1177874A1

SU1177874A1 - Digital frequency synthesizer

Info

Publication number: SU1177874A1
Application number: SU843716568A
Authority: SU
Inventors: Nikolaj P Kuzmichev
Original assignee: Kamskij Polt Inst
Priority date: 1984-03-26
Filing date: 1984-03-26
Publication date: 1985-09-07

Description

Изобретение относится к радиотехнике и может быть использовано для синтеза частоты в приемно-передающей радиоаппаратуре и устройствах автоматики. 5The invention relates to radio engineering and can be used for frequency synthesis in receiving and transmitting radio equipment and automation devices. five

Цель изобретения - повьпление спектральной чистоты выгодного сигнала.The purpose of the invention is the superposition of the spectral purity of the favorable signal.

На чертеже представлена структурная электрическая схема цифрового синтезатора частот. ЮThe drawing shows a block diagram of a digital frequency synthesizer. YU

Цифровой синтезатор частот содержит тактовый генератор 1, регистр 2 памяти, сумматор 3 и формирователь 4 импульсов.The digital frequency synthesizer contains a clock generator 1, a memory register 2, an adder 3, and a pulse shaper 4.

Цифровой синтезатор частот рабо- 15 тает следующим образом.The digital frequency synthesizer works as follows.

На второй вход сумматора 3 емкостью N подается Л -разрядный управляющий цифровой код числа , а на первый вход сумматора 3 поступает 20 11-разрядный код с выходов регистра 2. С информационных выходов сумматора 3 η -разрядный цифровой сигнал суммы чисел поступает на информационные входы регистра 2. Регистр 2 25The L-digit control digital code of the number is fed to the second input of the adder 3 with capacity N, and the 11-bit code from the outputs of register 2 goes to the first input of the adder 3. From the information outputs of the adder 3 a η-bit digital signal of the sum of numbers is fed to the information inputs of the register 2. Register 2 25

и сумматор 3 образуют накопительный сумматор, в котором с частотой К тактового генератора 1 происходит суммирование чисел. При переполнении сумматора 3 появляется импульс 30 на выходе переполнения Р , который поступает на вход формирователя .4 импульсов и на вход обнуления β регистра 2.and the adder 3 form a cumulative adder, in which with the frequency K of the clock generator 1 the numbers are summed. When the adder 3 overflows, a pulse 30 appears at the output of the overflow P, which is fed to the input of the shaper .4 pulses and to the reset input β of the register 2.

В случае отсутствия связи выхода обнуления I? регистра 2 частота следования импульсов выходной последовательности определяется выражением V , СIn the absence of a connection output reset I? register 2 pulse repetition rate of the output sequence is determined by the expression V, C

В общем случае число некратно емкости М сумматора 3, поэтому при появлении перв.ого выходного импульса в накопительном сумматоре остается остаток _In the general case, the number of times the capacitance M of the adder 3, therefore, when the first output pulse appears in the accumulative adder, the remainder _ remains

δ = Κ_η·πι-Ν,δ = Κ _η · πι-Ν,

где Щ - число циклов суммирования числа К_п за время Г =£ ,where U - the number of cycles of summation of the number K _p in time T = £,

равное большему целому отношению Ν/ν .equal to the larger integer relation Ν / ν.

г.year

При появлении последующих импульсов выходной последовательности в накопительном сумматоре 3 происходит накопление числа 5 . Это приводит к нарушению регулярности следования импульсов выходной последовательности во времени.With the appearance of subsequent pulses of the output sequence in the cumulative adder 3, the accumulation of the number 5 occurs. This leads to a violation of the regularity of the pulse sequence of the output sequence in time.

При связи выхода переполнения Р сумматора 3 с входом обнуления К регистра 2 каждый выходной импульс стирает содержащееся в регистре 2 число δ , его накопление не происходит и выходная последовательность имеет равномерное следование во времени.When the overflow output P of the adder 3 is connected to the resetting input K of register 2, each output pulse erases the number δ contained in register 2, its accumulation does not occur and the output sequence has a uniform succession in time.

Частота следования импульсов выходной последовательности определяется выражениемThe pulse repetition rate of the output sequence is determined by the expression

£ - ¹’ΪΝΪδΡ£ - ¹ 'ΪΝΪδΡ

а шаг изменения частоты равенand the frequency change step is equal to

Таким образом, подключение выхода переполнения сумматора 3 к входу обнуления регистра 2 позволяет практически полностью исключить нерегулярность выходной последовательности импульсов, тем самым повышая спектральную чистоту выходных колебаний.Thus, connecting the overflow output of the adder 3 to the reset input of the register 2 makes it possible to almost completely eliminate the irregularity of the output pulse sequence, thereby increasing the spectral purity of the output oscillations.

11778741177874

Claims

DIGITAL SYNTHESIZER OF FREQUENCIES containing serially connected clock generator, memory register and adder, information outputs of which are connected to information inputs of memory register, and adder overflow output connected to input of pulse generator, while the second input of adder is a digital synthesizer frequency control code input, characterized by that, in order to increase the spectral purity of the output signal, the overflow output of the adder is also connected to the zeroing input of the memory register.

1 1177874 2