SU1171790A1 - Устройство управлени - Google Patents

Abstract

УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее три регистра, два счетчика, компаратор , коммутатор данных, коммутатор адреса, блок управлени  и блок пам ти, информационный вход которого соединен с выходом коммутатора данных, вход записи-считывани  блока пам ти соединен с первым выходом записи-считывани  блока управлени , второй, третий и четвертый выходы которого подключены соответственно к входам записи-считывани  первого и второго регистров и к входу стробировани  компаратора, выход которого соединен с первым входом блока управлени . Второй вход которого соединен с первым выходом первого регистра, информадионный вход которого подключен к информационному входу второго регистра и к выходу блока пам ти , второй выход первого регистра подключен к информационному выходу устройства, п тый, шестой, седьмой и восьмой выходы блока управлени  подключены соответственно к входу записи-считывани  третьего регистра, управл ющему входу коммутатора адреса, счетному входу первого счетчика и к управл юuieMy входу коммутатора данных, первый информационный вход которого соединен с выходом третьего регистра, выход первого счетчика соединен с первым информационным входом коммутатора адреса, дев тый выход блока управлени  соединен со счетным входом второго счетчика, дес тый выход блока управлени  соединен с выходом управлени  источником данных устройств, одиннадцатый выход блока управлени  подключен к выходу управлени  . инд11катором устройства, третий и четвертый входы блока управлени  подключены к управл ющим входам соответственно индикатора и источника данных устройства, отличающеес  тем, что, с целью повышени  быстродействи , в него введены четвертый и п тый регистры и коммутатор, выход которого соединен с информационным входом третьего регистра, первый информационный вход коммутатора подключен к выходу второго счетчика, управл ющий вход коммутатора подключен к двенадцатому выходу о блока управлени , а второй информационный (Я вход подключен к выходу блока пам ти и соединен с первым входом четвертого регистра , вход записи-считывани  которого подключен к тринадцатому выходу блока управлени , а выход соединен с вторым информационным . входом коммутатора данных, третий информационный вход которого соединен с выходом первого счетчика, четвертый информационный вход коммутатора данных соединен с первым выходом п того регистра и первым информасо ционным входом коммутатора, второй информационный вход которого соединен с выходом блока пам ти и с п тым входом блока управлени , шестой вход которого подключен к информационному входу устройства и соеданен с информационным входом п того регнстра, входы записи н считывани  которого соединены соответственно с четырна1щатым и п тнадцаЛ )1м выходами блока управлени , второй и третий выходы п того регнстра соединены с седьмым и восьмым входами блока управЛени , дев тый вход которого подключен к вь1ходу четвертого регнстра, шестнадцатый выход блока управлени  подключен к ннформационному входу блока пам ти, адресный вход кото

Description

рого соединен с входом второго счетчика, информащюнный вход которого подключен к выходу коммутатора адреса, информационные входы которого с второго по четвертый нодключены к выходам регистров соответственно с второго по четвертый, причем блок управлени  содержит двадцать два элемента И, шесть элементов ИЛИ, тринадцать триггеров, три элемента задержки, сумматор по модулю два, элемент НЕ, коммутатор, три распределител  импульсов, генератор одиночных импульсов и генератор синхроимпульсов, причем выход генератора синх))оимпульсов подключен к первым входам элементов И с первого по тринадцатый, выходы которых подключены соответственно к первым входам распределителей импульсов с первого по третий, седьмому выходу блока управлени , входу установки в 1 первого триггера, четырнадцатому выходу блока управлени , входу установки в 1 второго-триггера , первому входу первого элемента ИЛИ, второму входу первого элемента ИЛИ, первому входу второго элемента ИЛИ, входу установки в 1 третьего триггера, первому входу третьего элемента ИЛИ, первому входу четырнадцатого элемента И, второй вход которого соединен с выходом четвертого триггера, входы установки в О и установки в 1 которого подключены соответственно к выходу п тнадцатого элемента И к входу установки в О п того триггера, вход установки в 1 которого подключен к второму входу блока управлени , а. выход подключен к второму входу тринадцатого элемента И, третий вход и выход которого подключены соответственно к выходу третьего триггера и через первый элемент задержки - к входу установки в О п того Триггера, вход первого элемента задерхжи соединен с входом установки в О шестого триггера , вход установки в 1 которого подключен к выходу шестнадцатого элемента И, первь й вход которого соединен с первым входом п тнадцатого элемента И и подключен к п тому входу блока управлени , второй вход шеснадцатого элемента И соединен с вторым входом восьмого элемента И и подключен к инверсному выходу седьмого триггера, входы установки в О и установки в 1 которого подключены соответственно к входу установки в 1 восьмого триггера и к выходу четвертого элемента ИЛИ, первый вход которого соединен с .первым входом блока управлени , а второй вход соединен с выходом семнадцатого элемента И, первый и второй входы которого подключены соответственно к выходу и синхровходу восьмого триггера, вход установки в О которого соединен с выходом седьмого элемента И, второй вход которого подключен к выходу седьмого триггера и соединен с вторыми входами второго и третьего элементов И, .третьи входы которых подключены соответственно к инверсному и пр мому выходам дев того триггера, входы установки в О и установки в 1 которого подключены соответственно к выходу п того элемента ИЛИ, к выходу п того элемента ИЛИ и к выходу восемнадцатого элемента И, первый вход которого подключен к первому выходу сумматора по модулю два, вход которого соединен с шестым входом блока управлени , первый и второй выходы сумматора по модулю два подключены соответственно к первому входу шестого элемента И и к дес тому выходу блока управлени , второй вход восемнадцатого элемента И подключен к входу сумматора по модулю два, выход первого триггера через второй элемент задержки подключен к входу установки в О первого триггера, пр мой и инверсный выходы восьмого триггера подключены соответственно к второму входу п того элемента И и к первому входу дев тнадцатого элемента И, второй вход и выход которого подключены соответственно к выходу четырнадцатого элемента И и к входу установки в 1 второго триггера, выход которого подключен к первому входу двадцатого элемента И и соединен с вторым входом дес того элемента И, выход которого подключен к первому управл юшему входу коммутатора блока управлени , управл ющие входы которого с второго по четвертый подключены соответственно к выходу дев того элемента И, выходу тринадцатого элемента И, выходу восьмого элемента И, выходы коммутатора блока управлени  с первого по восьмой подключены к выходам блока управлени  соответственно третьему, тринадцатому, п тому, восьмому, шестому, двенадцатому, первому и шестнадцатому, информационные входы коммутатора блока управлени  с первого по четвертый подключены соответственно к первым выходам распределителей импульсов с первого по третий и к выходу генератора одиночных импульсов, п тый управл ющий вход коммутатора блока управлени  подключен к выходу третьего элемента ИЛИ и соединен с входами установки в О и в 1 триггеров соответственно дес того и одиннадцатого, вторые выходы первого и второго распределителей импульсов подключены к входам п того элемента ИЛИ, первый вход которого подключен к входам установки в О одиннадцатого и двенадцатого триггеров, второй выход третьего распределител  импульсов подключен к первому входу двадцать первого элемента И, второи вход которого соединен с дев тым входом блока управлени , а выход подключен к входу установки в двенадцатого триггера , нр мой и инверсный выходы которого подключены соответственно к второму входу четвертого элемента И и к второму входу первого распределител  импульсов, второй вхо первого распределител  импульсов соединен с вторым входом третьего распределител  импулсов , третий выход третьего распределител  импульсов подключен к входу установки в 1 дес того триггера, выход которого подключен к третьему входу четвертого элемента И и соединен с вторым входом дев того элемента И, второй вход третьего элемента ИЛИ подключен к седьмому входу блока управлени , пр мой и инверсный выходы одиннадцатого триггера подключены соответственно к второму входу первого элемента И и к четвертому входу Третьего элемента И, выход п того элемента ИЛИ подключен к входу установки в 1 восьмого триггера, первый вход блока управлени  подключен к синхровходу восьмого триггера, пр мой и инверсный выходы которого подключены соответственно к вторым входам семнадцатого и двадцать второго элемента И, выходы которых подключены соответственно к второму входу четвертого и к первому входу ujecToro элементов ИЛИ, выход шестого элемента ИЛИ подключен к четвертому выходу блока управлени , восьмой вход которого соединен с вторым и третьим входами соответственно двадцатого и двадцать второго элементов И, выход двадцатого элемента И подключен к второму входу шестого элемента ИЛИ, четвертый вход блока управлени  соединен с входом установки в О восьмого триггера , третьим входом шестого элемента И с третьим входом и через элемент НЕ - с четвертым входом п того элемента И, пр мой выход ВОСЬМОГО триггера соединен с дес тым выходом блока управлени , п тый вход которого соединен с вторым входом п тнадцатого элемента И, второй вход двенадцатого элемента И соединен с выходом шестого триггера и одиннадцатым выходом устройства, третий вхо которого соединен с вторым и третьим входами двенадцатого элемента И, инверсный выход шестого триггера соединен с третьим входом восьмого элемента И, выход которого соединен с вторым выходом блока управлени , выход первого элемента ИЛИ соединен с дев тым выходом блока управлени , инверсный выход третьего триггера череэ третий элемент задержки подключен к входу установки в О третьего триггера, пр мой выход которого Подключен к одиннадцатому выходу и соединен с вторым выходом блока управлени , второй вход и выход второго элемента ИЛИ подключены соответственно к выходу дев того элемента И и к п тнадцатому выходу блока управлени , выход первого триггера подключен к дес тому выходу блока управлени .

Изобретение относитс  к области вычислительной техники и может быть использовано при обработке информации дл  координатно-знаковых и телевизионных индикаторов, а также в других случа х, когда необходимо L упор дочение информации в соответствии с ее изменени ми. Целью изобретени   вл етс  повышение быстродействи  при уменьшении объема испол зуемой пам ти. На фиг. I приведена структурна  схема устройства; на фиг. 2 - то же, блока сопр жени  с источником данных; на фиг. 3 - то же, блока сопр жени  с индикатором; на фиг. 4 - то же, формировател  сигналов управлепи ; на, фиг. 5 - то же, регистров 1 и Устройство содержит регистры 1-5, счетчики 6 и 7, компаратор 8, коммутатор 9 данных. коммутатор 10 адреса, коммутатор 11, блок 12 пам ти, блок 13 управлени , который включает в себ  блок 14 сопр жени  с источником данных (БСИД), блок 15 сопр жени  с индикатором (БСИ), формирователь 16 сигналов управлени  (ФСУ) и генератор 17 тактовых импульсов. Составные части устройства соединены между собой и внешними устройствами (источником данных и индикатором) св з ми 18-58. .. БСВД 14 содержит триггеры 59-63, сумматор 64 по модулю два, элементы И 65-72, элементы ИЛИ 73 и 74, элемент НЕ 75 и элемент 76 задержки. БСИ 15 содержит триггеры 77-80, элеменTbF И 81-88, элементы ИЛИ 89-90, элемент И 91 и элементы 92 и 93 задержки. 311 ФСУ 16 включает в себ  триггеры 94-97, элементы И 98-102, элементы ИЛИ 103-104, коммутатор 105 блока управлени , генератор 106 одиночных импульсов, распределители 107109 импульсов, каждый из которых включает в себ  счетчик 110 и дешифратор 111. Каждый из регистров 1 и 2 содержит распределители 112 и 113 импульсов, К групп 114 триггеров, кажда  из которых включает в себ  по И Д-триггеров 115, и коммутатор 116, содержит КН элементов И 117 и Н элементов ИЛИ 118, где К- количество слов в одном файле (сообщении), Н - количество разр дов в каждом слове. Дл  регистров 3 и 4 К 1, дл  регистра 5 К - 2. Устройство работает следующим образом. Массив отображаемых данных, хранимых в блоке 12, состоит из и. файлов, каждый из которых включает в себ  по К слов и содержит все сведени  об одном отображаемом объекте (номер, координаты объекта и другие его характеристики). Кроме того, в конце файла имеетс  одно служебное слово, содер жащее информацию об адресе первого слойа следующего файла (адресное слово). Таким образом, весь массив отображаемых данных представл ет собой последовательную цепочку объектных файлов, св занных между собой в соответствии с требуемым законом упор доче ни . Каждое адресное слово содержит единицу в дополнительном разр де (признак адреса). Адреса соседних слов каждого файла отличаютс  на единицу. Устройство может работать в следующих режимах: периодическа  выдача (регенераци ) данных на индикатор; запись вновь поступивших данных; стирание устаревших данных. При включении напр жени  питани  все эле менты пам ти устанавливаютс  в исходные состо ни . в счеиике 7 в исходном состо нии установлен код 0...0, соответствующий начальному адресу блока 12, по которому хранитс  первый адрес первого слова массива отображаемых данных. С ФСУ 16 по выходу 19 а на блок 12 выдаетс  сигнал Чтение, а по выходу 21 6 на регистр 3 - сигнал Запись . В результате адрес первого слова массива записываетс  в регистр 3. Далее по сигналам с блока 13 управлени  на выходах 21 и и 28 г код из регистра 3 через коммутатор 10 вводитс  в счетчик 7. Таким образом, в счетчике 7 устанавливаетс  код адреса первого слова массива. По сигналам на выходах 19 и 20 код с выхода блока 12 по входу 25 вводитс  в регистр 2. По сигналам на выходе 33 из блока 13 управлени  измен етс  04 на 1 код адреса в счетчике 7, а по сжналам на выходах 19 и 20 слова из блока 12 последовательно переписываютс  в регистр 2. Одновремен1го код с выхода 25 поступает на один из входов БСИ 15 . Блок 13 управлени  По признаку адресного слова формирует на выходе 21 сигнал записи. Таким образом, в регистре 3 запоминаетс  код адреса первого слова следующего файла. После записи кода адреса в регистр 3 блок 13 управлени  устанавливает на выходе 35 сигнал готовность устройства к передаче (ГУП). В ответ на него по входу 36 устройства поступают от индикатора сигналы Готовкость индикатора к приему (ГИП) и Управ-ление индикатора передачей (УИП), по которым блок 13 управлени  формирует сигнал Управление устройства передачей (УУП) на ; выходе 35 и на выходе -20 - сигнал Чтение °« читаемый из регистра 2, по вь.ходу 26 Устройства передаетс  на индикатор. Процесс повтор етс  до завершени  передачи на шт Р Р з™ Р формируетс  сигнал Признак последнего (ПС), по которому БСИ 15 на 5 выдает сигнал Конец передачи устрой ) и на выход 54 - сигнал На « ч™ « ° 12 в регистр 2 переписываютс  данные следующего файла, которые затем передаютс  на индикатор, и описанный процесс повтор етс  до по влени  на выходе 25 в адресном слове нулевого кода, по которому БСИ 15 формирует на выходах 54 и 57 сигнал Конец массива (КМ). По этому сигналу начинаетс  новый цикл чтени  массива и одновременно производитс  опрос БСИД 14 о наличии в регистре 1 данных дл  внесени  изменений в массив. Запись йновь поступающих данных осуществл етс  следующим образом. БСИД 14 обмениваетс  с источником данных сигналами на входах-выходах 34 и 37 о готовности к приему-передаче данных. При совпадении сигналов о готовности к приемупередаче данных на входе 44 устанавливаютс  коды данных, а сигналами на выходе 45 они последовательно ввод тс  в регистр 1. После передачи последнего слова данного файла по входу 37 поступает сигнал Конец передачи (КП). По входу 74 от источника данных поступает сигнал Признак записи (ПЗ), при отсутствии которого поступающие данные отиос тс  к стираемому файлу и используютс  дл  его поиска в массиве данных При наличии сигнала ПЗ из БСИД 14 по выходу 53 на ФСУ 16 выдаетс  сигнал ПЗ. После поступлени  сигнала КМ по входу 57 БСИД 14 формирует на выходе 58 сигнал Разрешение чтени  регистра 1 (РЧР1), по которому одновременно с чтением из блока 12 и записью данных в регистр 2 на выходах 46 и 54 БСИ 15. формирует сигналы Чтение из регистра Г (ЧТР1) и Операци  Поиска (ОП). Код с выхода регистра 1 поступает на компаратор 8, иа другие входы ко торого с выхода 25 поступают коды, считываемые из блока 12. По поступающим из регистра 1 признакам координат ПКХ и ЦК БСВД 14 на выходе 22 формирует сигнал Стробирование компаратора (СК). По сигналам ОП и Признак адресного сло ва чтени  (ПАСЧ), поступающим по выходам 54, в ФСУ 16 на выходах 19ог, 215; 40 ч и 27 5 формируютс  сигналы, по которым коды, адресов первых слов файлов записываютс  в регистр 3 с выходов блока 12, акодь адресов последних слов файлов со счетчика 7 по входу 39 поступают на вход коммутатора 11, а затем по входу 38 записываютс  в регистр 5. Причем регистр 5 хранит коды адресов последних слов двух файлов, считывание кото рого Из блока 12 завершено в данный момент и предществует ему. Описанные действи  продолжаютс  до заверщени  операций сравнени , которые выполн ютс  следующим образом. Пусть код с -выхода регистра 1 есть кекоторое число 4 , а код с выхода блока 12 число 8 . Если By Ау, то на выходе 23 компаратора 8 отсутствует сигнал и операци  сравнени . повтор етс  в следующем файле (Ау и By - соответственно. коды коорди нат f с выхода регистра 1 и блока 12). При By Ау на выходе 23 компаратора 8 устанавливаетс  сигнал , по которому ВСИД 14 выдает на выход 53 сигнал Конец операции поиска (КОП), запрещающий в ФСУ 16 операции сравнени , и схема подготавливаетс  к записи в блок 12 данных с регистра 1. Если Ау By, на выходе 23 по витс  сигнал , который в БСИД 14 запоминаетс . Аналогично на входы компаратора 8 подаютс  коды АХ и BX и в случае по влени  сигналов или БХ АХ БСИД 14 выдает на выход 53 сигнал КОП. Поэтому прекращаетс  формирование сигналов ЧТР 1 и ОП. Та ким образом, после завершени  операций срав нени  в регистре 5 записываютс  последние адреса тех файлов, между которыми должен быть размещен файл, хранимый в регистре 1. По сигна;1у КОП и ранее постушшщему сиг налу ПЗ на выходе 53 ФСУ 16 формирует по следовательность сигналов, обеспечивающих чте ние содержимого регистра 5 и прохождение через коммутатор 10 по сигналу на выходе 28 на счетчик 7 по входу 50 адреса последнего слова предшествующего файла, чтение из блока 12 кода адреса первого слова последующего файла и запись его в регистр 5 через коммутатор 11 по входу 38. Далее по управл ющим сигналам на входе 41 содержимое регистра 4 анализируетс  в ФСУ 16. Если код в регистре 4 имеет нулевое значение, то адреса бло-. ка 12 дл  записи новых данных определ ют с  счетчиком 6, который в результате начальных условий установлен в значение, соответствующее максимальному числу слов блока 12 минус единица. В зтом случае код с выхода счетчика 6 по сигналу на .выходе 30 поступает через коммутатор 9 и записывает;с  в блок 12 по установленному ранее в счетчике 7 адресу последнего слова предшествующего файла. Затем тот же адрес, определ емый счетчиком 6 (первый адрес вновь вводимого файла ), через коммутатор 10 устанавливаетс  , в счетчике 7. Далее по сигналам блока 13 управлени  на выходах 33, 29, 19 и 46 обеспечиваетс  изменение на 1 в счетчике 7 кода адреса, уменьшение иа 1 кода адреса в счетчике 6, ввод данных в блок 12 с регистра 1 по входу 43 через коммутатор 9. По сигналу ППС, формируемому на шине 47 регистром 1, заканчиваетс  операци  ввода в блок 12 данного .файла. После ввода последнего информационного слова данного файла по сигналу ППС с выхода 49 ФСУ 16 на блок 12 подаетс  сигнал Признак адресного слова записи (ПАСЗ) и адрес первого слова последующего файла с выхода регистра 5 по Входу 18 через коммутатор 9. Если код в регистре 4 имеет не нулевое значение, то блоком 13 управлени , начина  с четвертого такта, формируетс  следующа  последовательность сигналов. В этом случае по сигналам на выходе 42 код с регистра 4 проходит через коммутатор 9 и записываетс  по адресу, установленному ранее в счетчике 7. Затем производитс  запись данных с регистра 1 в блок 12 аналогично описанному (на счетчик 6 в данном случае сигнал не поступает). По адресу последнего (адресного) слова читаетс  информаци  из блока 12 и первый адрес следующей свободной группы  чеек ОЗУ, соответствующий ранее стертому файлу данных, записываетс  в регистр 4 по управл ющему сигналу иа входе 41. Операции режима записи зав ерщаютс  вводом в блок 12 по установленному в счетчике 7 адресу последнего слова виовь вводимого файла адреса первого слова файле.

следующего за вводимым, с регистра 5 через коммутатор 9.

Стирание устаревших данных осуществл етс  следующим образом. Поиск файла, который необходимо стереть из блока 12, реализуетс  аналогично описанному в режиме записи. В результате операций поиска в регистре 5 хран тс  адреса последних слов, файлов, один из которых предшествует стираемому, а другой следует за ним.

Код адреса последнего слова стираемого файла с регистра 5 через коммутатор 10 вводитс  в счетчик 7. По этому адресу читаетс  информаци  из блока 12 и адрес первого слова файла, следующего за стираемым, вводитс  в регистр 5 по управл ющему сигналу на выходе 40 q . Далее читаетс  регистр 4 и через коммутатор 9 в блок 12 вводитс  код адреса первой  чейки цепочки групп свободных  чеек блока 12 пам ти. Код адреса последнего слова файла, предшествующего стираемому , из регистра 5 через коммутатор 10 вво5 дитс  в счетчик 7. По установленному в счетчике 7 адресу читаетс  информаци  из блока 12 и в регистр 4 записываетс  адрес первого слова стираемого файла, который теперь становитс  первым адресом цепочки групп сво10 бодных  чеек блока 12 пам ти. Из регистра 5 считываетс  адрес первого слова файла, следующего за стираемым, и через коммутатор 9 вводитс  в блок 12 по адресу, ранее установленному в счетчике 7.

15 После завершени  операций записи или стирани  на выходе 57 формируетс  сигнал Конец записи или стирани  (КЭС). При этом снова выставл етс  сигнал Готовность приемника (ГП) и продолжаетс  регенераци 

20 данных.

фиг.1 . / w . Mr/t

r

4S

ff3

S

/J

KOff

Ы

5Z Tff

I

55PCC

чтрг

го

злрг.

jj

ее

KM

знм

Off

ox

4S

t/TPT

)

Claims (1)

1. УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее три регистра, два счетчика, компаратор, коммутатор данных, коммутатор адреса, блок управления и блок памяти, информационный вход которого соединен с выходом коммутатора данных, вход записи-считывания блока памяти соединен с первым выходом записи-считывания блока управления, второй, третий и четвертый выходы которого подключены соответственно к входам записи-считывания первого и второго регистров и к входу стробирования компаратора, выход которого соединен с первым входом блока управления, второй вход которого соединен с первым выходом первого регистра, информационный вход которого подключен к информационному входу второго регистра и к выходу блока памяти, второй выход первого регистра подключен к информационному выходу устройства, пятый, шестой, седьмой и восьмой выходы блока управления подключены соответственно к входу записи-считывания третьего регистра, управляющему входу коммутатора адреса, счетному входу первого счетчика и к управляющему входу коммутатора данных, первый информационный вход которого соединен с выходом третьего регистра, выход первого счетчика соединен с первым информационным входом коммутатора адреса, девятый выход блока управления соединен со счетным входом второго счетчика, десятый выход блока управления соединен с выходом управления источником данных устройств, одиннадцатый выход блока управления подключен к выходу управления . индикатором устройства, третий и четвертый входы блока управления подключены к управляющим входам соответственно индикатора и источника данных устройства, отличающееся тем, что, с целью повышения быстродействия, в него введены четвертый и пятый регистры и коммутатор, выход которого соединен с информационным входом третьего регистра, первый информационный вход коммутатора подключен к выходу второго счетчика, управляющий вход коммутатора подключен к двенадцатому выходу блока управления, а второй информационный вход подключен к выходу блока памяти и соединен с первым входом четвертого регистра, вход записи-считывания которого подключен к тринадцатому выходу блока управления, а выход соединен с вторым информационным входом коммутатора' данных, третий информационный вход которого соединен с выходом первого счетчика, четвертый информационный вход коммутатора данных соединен с первым выходом пятого регистра и первым информационным входом коммутатора, второй информационный вход которого соединен с выходом блока памяти и с пятым входом блока управления, шестой вход которого подключен к информационному входу устройства и соединен с информационным входом пятого регистра, входы записи и считывания которого соединены соответственно с четырнадцатым и пятнадцатым выходами блока управления, второй и третий выходы пятого регистра соединены с седьмым и восьмым входами блока управления, девятый вход которого подключен к выходу четвертого регистра, шестнадцатый выход блока управления подключен к информационному входу блока памяти, адресный вход котоишт Tis рого соединен с входом второго счетчика, информационный вход которого подключей к выходу коммутатора адреса, информационные входы которого с второго по четвертый подключены к выходам регистров соответственно с второго по четвертый, причем блок управления содержит двадцать два элемента И, шесть элементов ИЛИ, тринадцать триггеров, три элемента задержки, сумматор по модулю два, элемент НЕ, коммутатор, три распределителя импульсов, генератор одиночных импульсов и генератор синхроимпульсов, причем выход генератора синхроимпульсов подключен к первым входам элементов И с первого по тринадцатый, выходы которых подключены соответственно к первым входам распределителей импульсов с первого по третий, седьмому выходу блока управления, входу установки в ”1” первого триггера, четырнадцатому выходу блока управления, входу установки в ”1” второго триггера, первому входу первого элемента ИЛИ, второму входу первого элемента ИЛИ, первому входу второго элемента ИЛИ, входу установки в ”1” третьего триггера, первому входу третьего элемента ИЛИ, первому входу четырнадцатого элемента И, второй вход которого соединен с выходом четвертого триггера, входы установки в ”0” и установки в ”1” которого подключены соответственно к выходу пят- надцатого элемента И к входу установки в ”0” пятого триггера, вход установки в ”1” которого подключен к второму входу блока управления, а. выход подключен к второму входу тринадцатого элемента И, третий вход и выход которого подключены соответственно к выходу третьего триггера и через первый элемент задержки — к входу установки в ”0” пятого триггера, вход первого элемента задержки соединен с входом установки в ”0” шестого триггера, вход установки в ”1” которого подключен к выходу шестнадцатого элемента И, первый вход которого соединен с первым входом пятнадцатого элемента И и подключен к пятому входу блока управления, второй вход шестнадцатого элемента И соединен с вторым входом восьмого элемента И и подключен к инверсному выходу седьмого триггера, входы установки в ”0” и установки в' ”1” которого подключены соответственно к входу установки в ”1” восьмого триггера и к выходу четвертого элемента ИЛИ, первый вход которого соединен с первым входом блока управления, а второй вход соединен с выходом семнадцатого элемента И, первый и второй входы которого подключены соответственно к выходу и синхровходу восьмого триггера, вход установки в ”0” которого соединен с выходом седьмого элемента И, второй вход которого подклю чен к выходу седьмого триггера и соединен с вторыми входами второго и третьего элементов И, .третьи входы которых подключены соответственно к инверсному и прямому выходам девятого триггера, входы установки в ”0” и установки в ”1” которого подключены соответственно к выходу пятого элемента ИЛИ, к выходу пятого элемента ИЛИ и к выходу восемнадцатого элемента И, первый вход которого подключен к первому выходу сумматора по модулю два, вход которого соединен с шестым входом блока управления, первый и второй выходы сумматора по модулю два подключены соответственно к первому входу шестого элемента И и к десятому выходу блока управления, второй вход восемнадцатого элемента И подключен к входу сумматора по модулю два, выход первого триггера через второй элемент задержки подключен к входу установки в ”0” первого триггера, прямой и инверсный выходы восьмого триггера подключены соответственно к второму входу пятого элемента И и к первому входу девятнадцатого элемента И, второй вход и выход которого подключены соответственно к выходу четырнадцатого элемента И и к входу установки в ”1” второго триггера, выход которого подключен к первому входу двадцатого элемента И и соединен с вторым входом десятого элемента И, выход которого подключен к первому управляющему входу коммутатора блока управления, управляющие входы которого с второго по четвертый подключены соответственно к выходу девятого элемента И, выходу тринадцатого элемента И, выходу восьмого элемента И, выходы коммутатора блока управления с первого по восьмой подключены к выходам блока управления соответственно третьему, тринадцатому, пятому, восьмому, шестому, двенадцатому, первому и шестнадцатому, информационные входы коммутатора блока управления с первого по четвертый подключены соответственно к первым выходам распределителей импульсов с первого по третий и к выходу генератора одиночных импульсов, пятый управляющий вход коммутатора блока управления подключен к выходу третьего элемента ИЛИ и соединен с входами установки в ”0” и в ”1” триггеров соответственно десятого и одиннадцатого, вторые выходы первого и второго распределителей импульсов подключены к входам пятого элемента ИЛИ, первый вход которого подключен к входам установки в ”0” одиннадцатого и двенадцатого триггеров, второй выход третьего распределителя импульсов подключен к первому входу двадцать первого элемента И, вто1171790 рой вход которого соединен с девятым входом блока управления, а выход подключен к входу установки в ”1” двенадцатого триггера, прямой и инверсный выходы которого подключены соответственно к второму входу четвертого элемента И и к второму входу первого распределителя импульсов, второй вход первого распределителя импульсов соединен с вторым входом третьего распределителя импульсов, третий выход третьего распределителя импульсов подключен к входу установки в ”1” десятого триггера, выход которого подключен к третьему входу четвертого элемента И и соединен с вторым входом девятого элемента И, второй вход третьего элемента ИЛИ подключен к седьмому входу блока управления, прямой и инверсный выходы одиннадцатого триггера подключены соответственно к второму входу первого элемента И и к четвертому входу третьего элемента И, выход пятого элемента ИЛИ подключен к входу установки в ”1” восьмого триггера, первый вход блока управления подключен к синхровходу восьмого триггера, прямой и инверсный выходы которого подключены соответственно к вторым входам семнадцатого и двадцать второго элемента И, выходы которых подключены соответственно к второму входу четвертого и к первому входу шестого элементов ИЛИ, выход шестого элемента ИЛИ подключен к четвертому выходу блока управления, восьмой вход которого соединен с вторым и третьим входами со ответственно двадцатого и двадцать второго элементов И, выход двадцатого элемента И подключен к второму входу шестого элемента ИЛИ, четвертый вход блока управления соединен с входом установки в ”0 восьмого триггера, третьим входом шестого элемента И с третьим входом и через элемент НЕ — с четвертым входом пятого элемента Й, прямой выход восьмого триггера соединен с десятым выходом блока управления, пятый вход которого соединен с вторым входом пятнадцатого элемента И, второй вход двенадцатого элемента И соединен с выходом шестого триггера и одиннадцатым выходом устройства, третий вход которого соединен с вторым и третьим входами двенадцатого элемента И, инверсный выход шестого триггера соединен с третьим входом восьмого элемента И, выход которого соединен с вторым выходом блока управления, выход первого элемента ИЛИ соединен с девятым выходом блока управления, инверсный выход третьего триггера через третий элемент задержки подключен к входу установки в ”0” третьего триггера, прямой выход которого подключен к одиннадцатому выходу и соединен с вторым выходом блока управления, второй вход и выход второго элемента ИЛИ подключены соответственно к выходу девятого элемента И и к пятнадцатому выходу блока управления, выход первого триггера подключен к десятому выходу блока управления.