SU1170371A1

SU1170371A1 - Cardiosignal spectrum analyzer

Info

Publication number: SU1170371A1
Application number: SU843692717A
Authority: SU
Inventors: Анатолий Павлович Мартынов; Юрий Петрович Гнучев; Алексей Николаевич Степанов
Original assignee: Предприятие П/Я Г-4273
Priority date: 1984-01-13
Filing date: 1984-01-13
Publication date: 1985-07-30

Abstract

1. СПЕКТРОАНАЛИЗАТОР КАРДИОСИГНАЛОВ , содержащий блок сиихро .низации, многоканальный усилительпреобразователь , первые входы которого соединены с датчиками входного сигнала, блок выделени импульса синхронизации, блок управлени и цифровой фильтр, причем первый выход блока синхронизации соединен с первым входом цифрового фильтра, а второй его выход - с вторым входом многоканального усилител -преобразовател , выход которого подключен . в входу блока выделени импульса синхронизации , отличающийс тем, что, с целью повьшени точности измерени , в него дополнительно введен блок выбора участка обработки, первьй вход которого соединен с блоком управлени , первый и второй выходы соединены с соответствующими: входами блока синхронизации, третий выход которого присоединен к второму входу блока вьщелени импульса син хронизации, второй выход многоканального усилител -преобразовател подключен к третьему входу блока выделени импульса синхронизации 1 одновременно к второму входу выбора участка обработки, третий вход которого соединен с третьим выходом многоканального усилител -преобразовател , выход блока вьщелени импульса синхронизации соединен .и с четвертым входом блока выбора .. участка обработки, четвертый вход блока вьщелени импульса синхронизации и п тьм вход блока выбора участка обработки объединены и подключе- ны к шине константы, третий выход блока выбора участка обработки соединен с вторым входом цифрового фильтра. 2. Спектроанализатор по п.1, о тi личающийс тем, что много (Л канальный усилитель-преобразователь содержит последовательно соединенные счетчик, дешифратор,m-входовый ком мутатор , усилитель и п-разр дный аналого-цифровой преобразователь, причем выходы дешифратора подключены к информационным входам первого и второго мультиплексоров, а к их входам управлени подключены соответственно первьй и второй вьрсоды блока управлени выбором канала обработкии синхронизации, выход анас лого-цифрового преобразовател соединен с п-разр дной информационной шиной, выходы первого и второго мультиплексоров подключены соответственно к шине управлени каналом обработки и к шине управлени каналом синхронизации , вход аналого-цифрового преобразобател и счетный вход счетчика присоединены к второму входу многоканального усилител -преобразовател , первые входы которого соединены с информационными входами га-вкодового коммутатора.1. CARDIOTRONALECTRIC ANALYZER containing a siichro decontamination unit, a multichannel amplifier transducer, the first inputs of which are connected to input sensors, a sync pulse extraction unit, a control unit and a digital filter, the first output of the synchronization unit being connected to the first digital filter input, and the second output of it - with the second input of a multichannel amplifier converter, the output of which is connected. in the input of the synchronization pulse separation unit, characterized in that, in order to improve measurement accuracy, a processing area selection block is additionally introduced into it, the first input of which is connected to the control unit, the first and second outputs are connected to the corresponding: inputs of the synchronization unit, the third output of which connected to the second input of the sync pulse sync pulse, the second output of the multichannel amplifier converter is connected to the third input of the sync pulse 1 isolation block simultaneously to The second input of the processing section selection, the third input of which is connected to the third output of the multichannel amplifier converter, the output of the synchronization pulse block is connected to the fourth input of the selection section of the processing section, the fourth input of the synchronization pulse selection unit and the fifth input block of the processing section selection combined and connected to the constant bus, the third output of the processing section selection block is connected to the second digital filter input. 2. The spectrum analyzer according to claim 1, which has a lot of (L channel amplifier-converter contains serially connected counter, decoder, m-input switch, amplifier and p-bit analog-to-digital converter, and the decoder outputs are connected to the information inputs of the first and second multiplexers, and the first and second solutions of the control channel selection and synchronization control block, respectively, are connected to their control inputs, and the output of the analog-digital converter is connected to the p-bit and formation bus, the outputs of the first and second multiplexers are connected respectively to the control bus of the processing channel and the control bus of the synchronization channel, the input of the analog-to-digital converter and the counter input of the counter are connected to the second input of the multichannel amplifier converter, the first inputs of which are connected to the information inputs of the m-code switch.

Description

3. Спектроанапизатор по п. 1, отличающийс тем, что блок вьщелени импульса синхронизации содержит четыре элемента И, два блока сравнени , регистр сдвига триг гер, счетчик и ждущий мультивибратор причем выход первого элемента И соединен с первым входом первого блока сравнени и входом регистра сдвига, выход которого подключен к второму входу первого блока сравнени , пр мой и инверсный выходы которого соединены соответственно с первыми входами второго и третьего элементов И, а их вторые входы подключены к шине управлени каналом синхронизации,, выход второго элемента И соединен с входом установки триггера в 1 и входом записи регистра сдвига, выход третьего элемента И подключен к входу установки в О триггера, пр мой выход которого соединен с вхо дом сброса счетчика, а инверсный выход - с первым входом четвертого элемента И, второй вход которого подключен к входу тактовой частоты, а егб выход - к счетному входу счетчика , выход счетчика соединен с первым входом второго блока сравнени , второй вход которого соединен с шиной константы, выход второго блока сравнени подключен к входу ждущего мультивибратора, выход которого соединен с входом сдвига регистра сдвига и выходом блока выделени импульса синхронизации, входы первого элемента И соединены с п-разр дной информационной шиной. 4. Спектроанапизатор по п. 1, .отличающийс тем, что блок выбора участка обработки содержит два блока сравнени , два счетчика, два мультиплексора, два сумматора-вычитател , элемент И, регистр, инвертор, бл оперативного.запоминающего устройства {и блок задержки, причем счетные входы первого и второго счетчиков, первьй вход элемента И и вход блока задержки подключены к шине управле- ки каналом обработки, первый вкод 1 первого сумматора-вычитател соединен с шиной задани кода начала анализируемого участка, а второй его вход с выходом инвертора, вход которого подключен к щине константы, первый вход первого блока сравнени соединен с шиной задани кода длительности анализируемого участка, второй вход - с выходом первого счет-, чика, а его.выход - с шиной импульса конца обработки анализируемого участка , первьй информационный вход первого мультиплексора и вход записи регистра соединен с шиной импульса , синхронизации, второй информационный вход первого мультиплексора соединен с выходом второго блока сравнени , а его выход - с входом сброса первого счетчика и шиной импульса запуска блока синхронизации, вход управлени первого сумматора-вычитател подключен к шине задани .знака начала анализируемого участка, выход - к первому входу второго сумматора-вычитател , а выход знакового разр да - к второму входу элемен-., та И, входу управлени второго сумматора-вычитател к входу управлени первого мультиплексора, вькод элемента И соединен с входом управлени второго мультиплексора, выход которого подключен к адресному входу блока оперативного запоминающего устройства , вход Запись-считьгоание которого соединен с выходом блока задержки , выход втЬрого счетчика присоединен к перв.ому информационному зходу второго мультиплексора и к вторым входам второй схемы сравнени и второго сумматора-вычитател , выход которого соединен с входом регистра и вторым информационным входом вто- : рого мультиплексора, выход регистра подключен к первому входу второго блока сравнени , информационный вход блока оперативного запоминающего устройства присоединен к п разр дной информационный щине, а его выход к третьему выходу блока выбора участка обработки.3. Spectrum analyzer according to claim 1, characterized in that the sync pulse block contains four elements AND, two comparison blocks, a shift register trigger, a counter and a waiting multivibrator, the output of the first element AND connected to the first input of the first comparison block and the input of the shift register the output of which is connected to the second input of the first comparison unit, the direct and inverse outputs of which are connected respectively to the first inputs of the second and third elements AND, and their second inputs are connected to the synchronous channel control bus , the output of the second element I is connected to the input of the trigger installation to 1 and the input of the shift register, the output of the third element I is connected to the input of the installation on the trigger, the direct output of which is connected to the counter reset input and the inverse output to the first input the fourth element And, the second input of which is connected to the input of the clock frequency, and egb output - to the counting input of the counter, the output of the counter is connected to the first input of the second comparison unit, the second input of which is connected to the constant bus, the output of the second comparison unit is connected to move monostable multivibrator, whose output is connected to the shift register shifting input and output of the synchronization separating pulse inputs of the first AND gate connected to the n-bit data bus. 4. Spectrum analyzer according to claim 1, which is distinguished by the fact that the block for selecting a processing area contains two comparison blocks, two counters, two multiplexers, two subtractors, a subtractor, an AND element, a register, an inverter, a blinking memory device {and a delay block, the counting inputs of the first and second counters, the first input of the element I and the input of the delay unit are connected to the control bus of the processing channel, the first code 1 of the first adder-subtractor is connected to the bus specifying the code for the beginning of the analyzed section, and the second input of the inverter a, the input of which is connected to the constant bandwidth, the first input of the first comparison unit is connected to the bus of specifying the code for the analyzed section, the second input is with the output of the first counter, tick, and its output is connected to the pulse bus of the processing end of the analyzed section, the first information input the first multiplexer and the register entry input are connected to the pulse bus, synchronization, the second information input of the first multiplexer is connected to the output of the second comparison unit, and its output is connected to the reset input of the first counter and the start pulse bus The synchronization unit, the control input of the first adder-subtractor is connected to the task bus. The start of the analyzed section, the output to the first input of the second adder-subtractor, and the sign bit output to the second input of the element, that AND, the control input of the second adder subtractor to the control input of the first multiplexer, the code of the element I is connected to the control input of the second multiplexer, the output of which is connected to the address input of the random access memory block, the input Record-coupling of which is connected to the output of the delay unit, the output of the second counter is connected to the first information input of the second multiplexer and to the second inputs of the second comparison circuit and the second totalizer subtractor, the output of which is connected to the register input and the second information input of the second multiplexer, the register output is connected to the first the input of the second comparison unit, the information input of the random access memory unit is connected to the n-bit information bus, and its output to the third output of the processing section selection unit.

1 1eleven

Изобретение относитс к медицинкому приборостроению и может быть спользовано в экспериментальной клинической практике.The invention relates to medical instrumentation and can be used in experimental clinical practice.

Устройство позвол ет производить спектральный анализ отдельных участков кардиосигналов, что дает возможность разделить полученную информацию по фазам сердечного цикла и тем самым повысить ее диагностическую значимость.The device allows spectral analysis of individual sections of cardio signals, which makes it possible to divide the obtained information according to the phases of the cardiac cycle and thereby increase its diagnostic value.

Известен спектроанализатор биологических сигналов, содержащий коммутатор , блоки усилени первого и второго каналов, аттенюатор, схему управлени аттенюатором, блок формировани контрольного сигнала, блок вьщелени импульса синхронизации, аналого-цифровой преобразователь, блок контрол . Цифровой фильтр и блок синхронизации и управлени Щ .A spectrum analyzer of biological signals is known, comprising a switch, amplifiers of the first and second channels, an attenuator, an attenuator control circuit, a control signal generating unit, a synchronization pulse block, an analog-digital converter, a control unit. Digital filter and synchronization and control unit

Известное устройство не обеспечивает измерение отдельных участков кардиосигналов, что резко снижает диагностическую значимость получаемой информации.The known device does not provide measurement of individual sections of cardio signals, which dramatically reduces the diagnostic value of the information received.

Известен также анализатор спектра кардиосигналов, содержащий блок синхронизации , многоканальный усилитель-преобразователь , первые входы которого соединены с датчиками входного сигнала,.блок вьщелени импульса синхронизации, блок управлени и цифровой фильтр, первый вход которого соединен с первым выходом блока синхронизации, второй выход последнего - с вторым входом многоканального усилител -преобразовател , выходом подключенного к входу блока вьщелени импульса синхронизации С2 . A cardiac signal analyzer is also known, which contains a synchronization unit, a multichannel amplifier-converter, the first inputs of which are connected to sensors of the input signal, a synchronization pulse section, a control unit and a digital filter, the first input of which is connected to the first output of the synchronization unit, the second output of the last with the second input of the multichannel amplifier converter, the output connected to the input of the block of the synchronization pulse C2.

Недостатком известного анализатора вл етс низка точность измерени участков кардиосигналов. Анализатор .позвол ет выбрать дл анализа. только участки следующего за импульсом синхронизации цикла сердечного сокращени , что ввиду измерени периода , определ емого различными физиологическими факторами, приводит к резкому снижению точности измерени амплитудно-частотного и особенно фазочастотного спектра этих участков.A disadvantage of the known analyzer is the low accuracy of measurement of the cardio signal regions. The analyzer allows you to select for analysis. only the areas following the heartbeat cycle synchronization pulse, which, due to the measurement of the period determined by various physiological factors, leads to a sharp decrease in the measurement accuracy of the amplitude-frequency and especially the phase-frequency spectrum of these sections.

Цель изобретени - повьшение точности измерений за счет возможности вьзделени отдельных участков иссле703712The purpose of the invention is to increase the accuracy of measurements due to the possibility of the allocation of individual sections of the research.

дуемого сигнала в реальном масштабе времени.real time signal.

Поставленна цель достигаетс тем, что в спектроанализатор кардио5 сигналов, содержащий блок синхрони ,зации, многоканальный усилитель-преобразователь , первые входы которого соединены с датчиками входного сигнала , блок вьщелени импульса синхронизации, блок управлени и цифровой фильтр, причем первьй выход блока синхронизации соединен с первым входом цифрового фильтра, а второй его выход - с вторым входом много-This goal is achieved in that the cardio5 spectrum analyzer of signals containing a synchronization unit, a multichannel amplifier-converter, the first inputs of which are connected to the input signal sensors, a sync pulse generator unit, a control unit and a digital filter, the first output of the sync unit connected to the first the input of the digital filter, and its second output - with the second input of the multi-

5 канального усилител - преобразовател , выход которого подключен к вхо- ду блока вьщелени импульса синхронизации , дополнительно введен блок рыбора участка обработки, первьй5 channel amplifier - converter, the output of which is connected to the input of the block of the synchronization pulse, the fish block of the processing section was added, the first

Q вход которого соединен с блоком управлени , первьй и второй выходы соединены с соответствующими входами блока синхронизации, третий выход которого присоединен к второмуThe Q input of which is connected to the control unit, the first and second outputs are connected to the corresponding inputs of the synchronization block, the third output of which is connected to the second

5 входу блока вьщелени импульса синхронизации , второй выход многоканального усилител -преобразовател подключен к третьему входу блока вьщелени импульса синхронизации и одновременно к второму входу блока выбора участка обработки, третий выход . которого соединен с третьим выходом многоканального усилител -преобразовател , выход блока вьщелени импульса синхронизации соединен с четвертым входом блока выбора участка обработки , четвертый вход блока вьщелени импульса синхронизации и п тый вход блока выбора участка обработки объединены и подключены к шине константы , третий выход блока выбора участка обработки соединен с вторым входом цифрового фильтра.5 to the input of the block of synchronization pulse, the second output of the multichannel amplifier-converter is connected to the third input of the block of the synchronization pulse and simultaneously to the second input of the block of processing section selection, the third output. which is connected to the third output of the multichannel transducer amplifier, the output of the sync pulse block is connected to the fourth input of the processing area selection block, the fourth input of the sync pulse section and the fifth input of the processing section selector block, the third output of the section selection block processing is connected to the second input of the digital filter.

Многоканальный усилитель-преобразователь со ержит последовательно соединенные счетчик, дешифратор i. m-входовый коммутатор, усилитель и п-разр дный аналого-цифровой преобразователь , причем выходы дешифрато ,ра подключены к информационным входам первого и второго мультиплексоров, а к их входам управлени подключены соответственно первый и второй выходы блока управлени выбором канала обработки и синхронизации, выход аналого-цифрового преобразовател соединен с п-разр дной информационной шиной, выходы первого и второго мультиплексоров подключены соответст венно к шине управлени каналом обработки и шине управлени каналом синхронизации, вход аналого-цифровог преобразовател и счетный вход счетчика присоединены к второму входу мног канального усилител -преобразовател nepBbfe входы которого соединены с ин формационными входами т-входового коммутатора. Блок вьщелени импульса синхронизации содержит четыре элемента И, два блока сравнени , регистр сдвига, триггер, счетчик и ждущий мультивибратор , причем выход первого элемента И соединен с первым входом первог блока сравнени и входом регистра сдвига, выход которого подключен к второму входу первого блока сравне ни ,, пр мой и инверсный выходы которого соединены соответственно с первы ми входами второй и третьей элементов И, а их вторые входы подключены к шине управлени каналом синхронизации , выход второго элемента И соединен с входом установки триггера в 1 и BxdAOM записи регистра сдвига , выход третьего элемента И подключен к входу установки в О триггера , пр мой выход которого соединен с входом сброса счетчика, а инверсный выход - с первым входом четвертого элемента И, второй вход кото рого подключен к входу тактовой часто ты, а его выход - к счетному входу счетчика, выход счетчика соединен с первым входом вто,рого блока сравне ни , второй вход которого соединен с шиной константы, выход второго бло ка сравнени подключен к входу ждуще го мультивибратора, выход которого соединен с входом сдвига регистра сдвига и выходом блока вьщелени импульса синхронизации, входы первого элемента И соединены с п-разр дной информационной шиной. Блок выбора участка обработки содержит два блока сравнени , два счетчика, два мультиплексора, два сумматора-вьгчитател , элемент И, регистр, инвертор, блок оперативного запоминающего устройства и блок задержки , причем счетные входы первого и второго счетчитков, первый вход элемента И и вход блока задержки подключены к шине управлени каналом обработки, первый вход первого сумматора-вь:1читател соединен с шиной задани кода начала анализируемого участка, а второй его вход - с выходом инвертора, вход которого подключен к шине константы, первый вход первого блока сравнени соединен с шиной задани кода длительности анализируемого участка, второй вход с выходом первого счетчика, а его выход - с шиной импульса конца обра ботки анализируемого участка, первьй информационный вход первого мультиплексора и вход записи регистра соединены с шиной импульса синхронизации , второй информационный вход первого мультиплексора соединен с выходом второго блока сравнени , а его выход - с входом сброса первого счетчика .и шиной импульса запуска блока синхронизации, вход управлени первого сумматора-вычитател подключен к шине задани знака начала анализируемого участка, выход - к первому входу второго сумматора-вычитател , а выход знакового разр да - к второму входу элемента И, входу управлени второго сумматора-вычитател и входу управлени первого мультиплексора, выход элемента И соединен с входом управлени второго мультиплексора, выход которого подключен к адресному входу блока оперативного запоминающего устройства, вход Запись-считывание которого соединен с вькодом блока задержки, выход второго счетчика присоединен к первому информационному входу второго мультиплексора и к вторым входам второй схемы сравнени и второго сумматора-вычитател , выход которого соединен с входом регистра и вторым информационным вхо. дом второго мультиплексора, выход регистра подключен к первому входу второго блока сравнени , информационный вход блока оперативного запоминающего устройства присоединен к п-разр дной информационной шине, а его выход - к третьему выходу блока выбора участка обработки. На фиг. 1 приведена структурна схема спектроанализатора кардиосигналов; на фиг. 2 - функциональна схема многоканального усилител -преобразовател ; на фиг. 3 - функциональна схема блока вьщелени импульса синхронизации; на фиг. 4 - функциональна схема блока выбора участка обработки.The multichannel amplifier-converter contains serially connected counter, decoder i. An m-input switch, an amplifier and a p-bit analog-to-digital converter, the decryption outputs, ra, are connected to the information inputs of the first and second multiplexers, and the first and second outputs of the control block for the selection of the processing and synchronization channel, the output An A / D converter is connected to an n-bit data bus; the outputs of the first and second multiplexers are connected respectively to the control channel for the processing channel and the control channel for the synchronous channel The analogue-digital converter input and the counting counter input are connected to the second input of the multi-channel amplifier-converter nepBbfe whose inputs are connected to the information inputs of the t-input switch. The synchronization pulse block contains four AND elements, two comparison blocks, a shift register, a trigger, a counter, and a standby multivibrator, with the output of the first AND element connected to the first input of the first comparison block and the input of the shift register, the output of which is connected to the second input of the first block compared to The forward and inverse outputs of which are connected respectively to the first inputs of the second and third elements AND, and their second inputs are connected to the control bus of the synchronization channel, the output of the second element AND is connected to the input set the trigger to 1 and BxdAOM write the shift register, the output of the third element And is connected to the input of the installation in About the trigger, the direct output of which is connected to the reset input of the counter, and the inverse output to the first input of the fourth element And, the second input of which is connected to the input the clock frequency and its output to the counter input of the counter, the output of the counter is connected to the first input of the second, ry block compared to, the second input of which is connected to the constant bus, the output of the second comparison block is connected to the input of the waiting multivibrator, the output of which is union of a shift register shifting input and output unit vscheleni clock pulse inputs of the first AND gate connected to the n-bit data bus. The processing area selection block contains two comparison units, two counters, two multiplexers, two adders, an element, a register, an inverter, a random access memory unit and a delay unit, the counting inputs of the first and second counters, the first input of the element I, and the input of the block delays are connected to the control bus of the processing channel, the first input of the first adder: 1 reader is connected to the bus specifying the code of the beginning of the analyzed section, and its second input is connected to the output of the inverter, whose input is connected to the constant bus, The first input of the first comparison unit is connected to the bus for setting the code for the analyzed section, the second input for the first counter, and its output for the processing end of the processing section for the analyzed section, the first information input of the first multiplexer and the register recording input are connected to the synchronization pulse bus; the information input of the first multiplexer is connected to the output of the second comparator unit, and its output to the reset input of the first counter. and the trigger pulse bus of the synchronization unit, the control input to the first The adder-subtractor is connected to the bus specifying the sign of the beginning of the analyzed section, the output is connected to the first input of the second adder-subtractor, and the output of the sign bit is connected to the second input of the AND element, the control input of the second multiplier, the output of the AND element connected to the control input of the second multiplexer, the output of which is connected to the address input of the random access memory block, the Write-read input of which is connected to the code of the delay unit, the output of the second counter at oedinen to the first data input of the second multiplexer and to the second inputs of the second comparing circuit and second adder-subtractor, whose output is connected to the input register and the second information WMOs. the house of the second multiplexer, the output of the register is connected to the first input of the second comparison unit, the information input of the random access memory unit is connected to the n-bit data bus, and its output is connected to the third output of the processing section selection block. FIG. 1 shows the structural scheme of the spectrum analyzer cardiosignals; in fig. 2 - functional diagram of a multichannel amplifier converter; in fig. 3 is a functional block diagram of the timing pulse synchronization; in fig. 4 is a functional block diagram of the selection of the processing area.

Устройство содержит (фиг. 1) блок 1 синхронизации, через многоканальный усилитель-преобразователь 2, соединенный с первым входом блока 3 5 вьзделени импульса синхронизации, последовательно соединенные блок 4 управлени , блок 5 выбора участка обработки и цифровой фильтр 6, второй вход которого соединен с вторым выхо- 10 дом блока 1 синхронизации, третий вьгход которого св зан с вторым входом блока 3, третий вход которого подключен к второму входу блока 5 и второму выходу усилител -преобра- 15 зовател , третий вьгход которого соединен с третьим входом блока 5, выходы которого соединены с входами блока 1 синхронизации. Усилитель-преобразователь 2 содержит (фиг. 2) 20 т-входовый коммутатор 7, выход которого подключен к входу усилител 8, мультиплексор 9, один вход которого подключен, к выходу дешифратора 10 и входу коммутатора 7, а другой 25 к выходу блока 11 управлени выбором канала обработки и синхронизации, счетчик 12, выход которого соединен с входом дешифратора 10, а вход с входом п-разр дного аналого-цифро- 30 його преобразовател (АЦП) 13,.вто- ; рой мультиплексор 14, подключенный к выходу блока 11 и дешифратора 10, -разр дную информационную пщну 15, шину 16 управлени каналом обра- 35 ботки и шину 17 управлени каналом синхронизации. The device contains (Fig. 1) synchronization unit 1, through a multichannel amplifier-converter 2, connected to the first input of the synchronization impulse unit 3 5, connected in series to the control unit 4, processing section selection unit 5 and digital filter 6, the second input of which is connected to the second output of the synchronization unit 1, the third output of which is connected to the second input of the unit 3, the third input of which is connected to the second input of the unit 5 and the second output of the amplifier-converter 15, the third input of which is connected to the third input ode unit 5, the outputs of which are connected to the inputs of the unit 1 synchronization. Amplifier-converter 2 contains (Fig. 2) a 20 T-input switch 7, the output of which is connected to the input of the amplifier 8, a multiplexer 9, one input of which is connected, to the output of the decoder 10 and the input of the switch 7, and the other 25 to the output of the control unit 11 selection of the processing and synchronization channel, counter 12, the output of which is connected to the input of the decoder 10, and the input to the input of the n-bit analog-to-digital converter 30 (ADC) 13,. A multiplexer 14, connected to the output of the unit 11 and the decoder 10, is a digital information press 15, a processing control bus 16 and a synchronization channel control bus 17.

Блок 3 содержит (фиг. 3) первый элемент И 18, подключенный к регистру 19 сдвига с параллельным входом, 40 второй элемент И 20, первый выход которого соединен с вторым входом регистра 19 и первым входом триггера 21, ждущий мультивибратор 22, подключенный к третьему входу регист-45 ра 19, первьш блок сравнени 23, через третий элемент И 24 соединенньш с вторым входом триггера 21, К последовательно соединенные четвер-. тый элемент И 25, счетчик 26 и вто- 50 рой блок 27 сравнени , выходом подключенный к входу ждущего мультивибратора 22.Block 3 contains (Fig. 3) the first element And 18 connected to the shift register 19 with a parallel input, 40 the second element And 20, the first output of which is connected to the second input of the register 19 and the first input of the trigger 21, waiting for the multivibrator 22 connected to the third the input of the register is 45 pa 19, the first unit of comparison 23, through the third element And 24 connected to the second input of the trigger 21, K sequentially connected fours. The second element is 25, the counter 26 and the second comparison block 27, the output connected to the input of the waiting multivibrator 22.

Блок 5 (фиг. 4) содержит первый блок 28° сравнени , первый счетчик 29, первый мультиплексор 30, элемент И 31, первый вход которого соединен с вхоом первого счетчика 29, а второй с первым выходом сумматора-вычитател 32, второй вьгход которого соединен с первым входом сумматора-вычитател 33 через регистр 34, и блок 3 сравнени , подключенный к второму входу мультиплексора 30, регистр 34 инвертор 36, второй счетчик 37, через мультиплексор 38 соединенный с входом оперативного запоминающего устройства 39, блок 40 задержки, шину 41 задани кода начала анализируемого участка, шину 42 задани знака начала анализируемого участка, шину 43 задани кода длительности анализируемого участка, шину 44 импульса конца обработки анализируемого участка и шину 45 импульса запуска блока синхронизации.Block 5 (Fig. 4) contains the first block of 28 ° comparison, the first counter 29, the first multiplexer 30, element 31, the first input of which is connected to the input of the first counter 29, and the second to the first output of the adder-32, the second input of which is connected with the first input of the adder-subtractor 33 through the register 34, and the comparison unit 3, connected to the second input of the multiplexer 30, the register 34 inverter 36, the second counter 37, through the multiplexer 38 connected to the input of the random access memory 39, the delay block 40, job bus 41 start code being analyzed The first section, the bus 42 sets the sign of the beginning of the analyzed section, the bus 43 specifies the code for the duration of the analyzed section, the bus 44 of the impulse end of the processing of the analyzed section and the bus 45 of the trigger of the synchronization unit.

Устройство работает следующим образом.The device works as follows.

Источниками .иселедуемых сигналов служат датчики различных кардиологических или биологических сигналов, подключаемые к входам т-входного коммутатора 7 многоканального усилител -преобразовател 2, где-число m определ етс необходимым максимальныSources of signals are signals of various cardiac or biological signals, connected to the inputs of the t-input switch 7 of the multichannel transducer amplifier 2, where the number m is determined by the necessary maximum

числом датчиков входных сигналов.number of sensors input signals.

II

От блока 1 синхронизации на счетный вход счетчика 12 и вход частоты кодировани п-разр дного АЦП 13 многоканального усилител -преобразовател 2 (фиг. 2) поступает частота mf),, где f| - частота кодировани наиболее высокочастотного сигнала, определ ема теоремой Котельникова. Выходы счетчика 12 подключаютс к входам дешифратора 10, выходы которого управл ют т-входовым коммут тором 7 и одновременно подаютс на информационные входы мультиплексо- ров 9 и 14. Тем самым на выходе т-входового коммутатора 7 с периодом ,вырабатьшаетс сигнал, представл ющий собой упор доченную последовательность амппитуд всех гавходных сигналов сдлительностью каждого из них, равной 1/mf|, который через усилитель 8 поступает на вход АЦП 13, где преобразуетс в последовательность двоичных кодов с шагом квантовани 2 . Число разр дов АЦП п определ етс требуемой точностью измерени спектральных составл ющих и характеристиками входных сигналов, С выхода АЦП 13 коды выборок сигналов поступают по п-разр дной информационной шине 15 на информационные входы блока 3 выделени импульса синхронизации и блока 5 выбора участ ка обработки. Блок 4 управлени (например, клавишный переключатель), задава коды на управл ющие входы мультиплексоров 9 и 14, формирует на их выходах соответственно команды ттравлени каналом обработки и каналом синхронизации, совпадаюш 1е по времени с временем код|1ровани выбранных каналов, которые по шинам 16 управлени каналом обработки и 17 управлени каналом синхронизации поступают соответственно на входы управлени блока 5 выбора участка обработки и блока 3 выделени импуль са синхронизации. Коды выборок сигналов, представл ющие собой (п-1) разр д кодов модулей амплитуд и их знак, поступают по п-разр дной информационной ши , не 15 на входы элемента И 18 блока 3 . выделени импульса синхронизации (фиг. 3), причем (п-1) разр д кодов модулей амплитуд поступает на первый вход элемента И 18, а знак или инвер си знака - на второй его вход. Управление знаком или его инверсией позвол ет коммутировать на выходе элемента И 18 коды только отрицател ных или положительных выборок, что дает возможность формировани импул са синхронизации TO от максимума положительной или отрицательной : пол рности сигнала синхронизации, в качестве которого выбираетс одно из отведений электрокардиосигнала, где превьшение R-зубца остальных элементов электрокардиосигнала составл ет не менее 6 дБ. С выхода эле мента И 18 модуль кодов выборок поступает на первьй вход блока сравне ни 23 и вход регистра 19 сдвига, в ход которого соединен с вторым входом блока сравнени 23. При превьше нии кодом текущей выборки N кода выборки N. , хран щегос в регистре 19 сдвига в момент времени, опре дел емый командой управлени канало синхронизации, поступающей по шине 1 управлени каналом синхронизации, на выходе элемента И 20 формируетс импульс, производ щий запись в регистр 19 сдвига нового значени кода N и одновременно установку триг гера 21 в положение 1, единичный. выход которого осуществл ет при этом брос счетчика 26, а нулевой запрещает прохождение частоты f через элемент И 25 на счетный вход счетчика 26. В случае поступлени кода текущей выборки NH меньше значени , хран щегос в регистре 19 сдвига в момент времени, определ емый командой управлени каналом синхронизации , на выходе элемента И 24 формируетс импульс установки триггера 21 в нулевое состо ние. Через элемент И 25 на счетный вход счетчика 26 поступает частота f , и счетчик 26 считает до поступлени импульса сброса (в случае локал-ьного максимума сигнала) либо до значени константы , определ емой максимальной длительностью R-зубца (0,2-0,25 с) const T /f., где 1ft, - максимальна длительность R-зубца электрокардиосигнала . Во втором случае при совпадении кода счетчика 26 с кодом константы блока 27 сравнени через ждущий мультивибратор 22 формируют заданной длительности импульс синхронизации TO, которьй поступает на вход синхронизации блока 5 выбора участка обработки, и одновременно производ т сдвиг вправо максимального значени кода выборки, хран щегос в регистре 19 сдвига с параллельным входом . Тем самым устанавливаетс уровень порога, равный половине значени максимальной выборки R-зубца, на следующий цикл работы блока 3 выделени импульса синхронизации, что позвол ет исключить формирование ложного импульса То от других элементов электрокардиосигнала. Команда управлени каналом обработки по шине 16 поступает на счетные входы счетчиков 29 и 37 (фиг.4), вход элемента И 31 и вход блока 40 задержки. На выходе счетчика 37 непрерывно формируетс код адреса записи в оперативное запоминающее устройство 39 (ЗапОЗУ), которьй поступает на информационный, вход мультиплексора 38 и входы сумматора-вычитател 33 и блока 35 сравнени . Блок 4 управлени (например, клавишный переключатель) вырабатывает коды начала, знака и длительности анализируемого участка, поступающие по щинам 41 - 43 соответственноFrom the synchronization unit 1, the counting input of the counter 12 and the coding frequency input of the n-bit ADC 13 of the multichannel transducer amplifier 2 (Fig. 2) receive the frequency mf), where f | - coding frequency of the highest-frequency signal, defined by Kotelnikov's theorem. The outputs of the counter 12 are connected to the inputs of the decoder 10, the outputs of which control the t-input switch 7 and simultaneously are fed to the information inputs of the multiplexers 9 and 14. Thus, at the output of the t-input switch 7 with a period, a signal is formed. an ordered amphipud sequence of all the input signals with a duration of 1 / mf | each, which through amplifier 8 enters the input of the A / D converter 13, where it is converted into a sequence of binary codes with a quantization step 2. The number of bits of the A / D converter is determined by the required measurement accuracy of the spectral components and the characteristics of the input signals. From the output of the A / D converter 13, the signal sampling codes are transmitted via the n-bit information bus 15 to the information inputs of the synchronization pulse extraction unit 3 and the processing area selection unit 5. The control unit 4 (for example, a key switch), setting codes to the control inputs of the multiplexers 9 and 14, generates, at their outputs, processing control commands and a synchronization channel, respectively, coinciding 1e in time with the time code | 1 of the selected channels, which are bus 16 controlling the processing channel and 17 controlling the synchronization channel, respectively, arrive at the control inputs of the processing area selection unit 5 and the synchronization pulse separation unit 3. Codes of signal samples, which are (p-1) bits of the codes of the amplitude modules and their sign, are received using an n-bit information bus, not 15 to the inputs of the And 18 element of block 3. the synchronization pulse extraction (Fig. 3), with (p-1) the bit code of the amplitude modules being fed to the first input of the And 18 element, and the sign or inversion of the sign to its second input. The control of the sign or its inversion allows only the negative or positive samples to switch at the output of the element And 18, which makes it possible to form the synchronization impulse TO from the maximum positive or negative: the polarity of the synchronization signal, which is selected from one of the electrocardiogram leads, where the excess of the R-wave of the other elements of the electrocardiogram is at least 6 dB. From the output of element 18, the sampling codes module is fed to the first input of the block, compared to 23 and the input of shift register 19, which is connected to the second input of the comparison block 23. When the current sample is exceeded by N, the sample code N. stored in the register 19, the shift at the time determined by the control command of the synchronization channel via the synchronization channel control bus 1, at the output of the AND element 20, a pulse is generated recording the new code value N in the shift register 19 and at the same time setting trigger 21 1, single. the output of which makes the counter 26 drop and the zero inhibits the passage of the frequency f through the AND 25 element to the counting input of the counter 26. In the case of the current sample code NH, it is less than the value stored in the shift register 19 at the time determined by the control command By the synchronization channel, at the output of the element 24, a pulse is created for setting the trigger 21 to the zero state. Through the AND 25 element, the counting input of the counter 26 receives the frequency f, and the counter 26 counts up to the arrival of a reset pulse (in the case of a localized signal maximum) or to a constant value determined by the maximum duration of the R-wave (0.2-0.25 c) const T / f., where 1ft, is the maximum duration of the R-wave of the electrocardiogram. In the second case, when the counter code 26 coincides with the constant code of the comparison block 27, the synchronization pulse TO, which enters the synchronization input of the processing section selection block 5, is formed for the specified duration of the synchronization pulse 22 and simultaneously the maximum value of the sampling code stored in shift register 19 with a parallel input. This sets the threshold level equal to half the maximum sampling value of the R-wave, for the next cycle of operation of the synchronization pulse separation unit 3, which allows to exclude the formation of a false pulse To from other elements of the electrocardiogram. The control command processing channel bus 16 arrives at the counting inputs of the counters 29 and 37 (figure 4), the input element And 31 and the input unit 40 of the delay. At the output of the counter 37, a write address code is continuously generated in the random access memory 39 (ROM), which enters the information, the input of the multiplexer 38 and the inputs of the adder-subtractor 33 and the comparison unit 35. The control unit 4 (for example, a key switch) generates codes for the beginning, the sign and the duration of the analyzed area, arriving to the commands 41 - 43, respectively

на вход су1Ф1атора-вычитател 32, на его вход управлени и на вход блока 28 сравнени . Код начала анализируемого участка определ ет временное положение начала участка обработки с дискретом, равным или кратным |f.ц а знак - опережение или отставание начала участка обработки относительно максимзп а R-зубца электрокардиосигнала , Сумматор-вычитатель 32 производит коррекцию кода начала анализируемого участка на величину задержки импульса синхронизации Т относительно максимума R-зубца электрокардиосигнала , определ емую константой , поступающей через инвертор 36 на второй вход сумматора-вычитател 32. Состо ние выхода знакового разр да сумматора-вьитател 32 показывает направление смещени начала анализируемого участка относительно момента времени формировани импульса синхронизации Т и тем самым определ ет режим работы блока 5 выбора участка обработки, управл по шине Sign режимом работы сумматрравычитател 33 и мультиплексора 30, а также состо нием элемента И 31. Если на шине Sign сформирован поло жительный знак, что означает запаздывание .времени начала обработки относительно момента формировани импульса синхронизации TO, то сумматор-вычитатель 33 производит операцию еложени текущего кода Зап.Озу с кодом сумматора-вычитател 32, по им пульсу синхронизации TO результат суммировани заноситс в регистр 34. В момент сравнени кода Зап.ОЗУ to the input of the cytator 32 subtractor 32, to its input of the control and to the input of the comparison unit 28. The start code of the analyzed area determines the temporary position of the beginning of the processing area with a discrete equal to or a multiple of | f.c and the sign indicates the advance or lag of the beginning of the processing area relative to the maximum R-wave of the electrocardiogram. The subtracter 32 corrects the code of the beginning of the analyzed area by the synchronization pulse delay T relative to the maximum of the R-wave of the electrocardiogram, defined by a constant supplied through the inverter 36 to the second input of the adder-subtractor 32. The output state is The second bit of the adder 32 shows the direction of displacement of the beginning of the analyzed section relative to the time of generation of the synchronization pulse T and thereby determines the operation mode of the processing section selection block 5, controlled by the Sign bus 33 and the multiplexer 30, as well as the state of And 31. If a positive sign is formed on the Sign bus, which means a delay in the start time of processing relative to the time of forming the synchronization pulse TO, then the adder-subtractor 33 is produced conducts the operation of the register of the current code Zap.Ozu with the code of the adder-subtractor 32, according to the synchronization pulse TO, the result of the summation is entered in register 34. At the time of comparing the code Zap.OZU

и кода, занесенного в регистр 34,and the code entered in the register 34,

.на выходе блока 35 сравнени формируетс импульс, который, пройд че .рез мультиплексор 30, поступает на вход сброса счетчика 29 и производит запуск блока 1 синхронизации по шине 45. Счетчик 29 начинает считать из нулевого положени до сравнени с кодом длительности анализируемого участка. В этот момент на блоке 28 сравнени вырабатываетс импульс конца обработки анализируемого участка, который по шине 44 поступает на вход управлени концом обработки блока 1 синхронизации. В этом режиме положительный знак по шине Sign устанавливает посто нное значение на выхо ,де элемента И 31 и тем самым определ ет прохождение через мультиплексор 38 только кода Зап.ОЗУ, поступающего на адресные входы оперативного запоминан цего устройства 39, т.е. запись и считывание информа1ЩИ , происход щие за период 1/fjt и определ емые командой, поступающей с выхода блока 40 задержки, производ тс по одному и тому же адресу Если же на шине Sign сформирован отрицательный знак, что означает опережение времени начала обработки относительно момента формировани импульса синхронизации Т.,, то сумматор-вычитатель 33 производит операци вычитани и вырабатьшает код адреса считывани оперативного запоминающего устройства 39 (Сч.ОЗУ), поступающий на вход мультиплексора 38 В этом режиме на выход элемента И 31 проходит команда управлени каналом обработки, котора , управл мультиплексором 38, обеспечивает на адресных входах оперативного запоминающе го устройства 39 установку адреса Зап.ОЗУ в момент времени записи и адреса Сч.ОЗУ в момент времени считывани . В этом режиме в качестве импульса запуска блока 1 синхронизации используетс импульс синхронизации TO, проход щий через мультиплексор 30, а работа счетчика 29 и блока 28 сравнени происходит аналогично . Таким образом, на выходе оперативного запоминающего устройства 39 ко времени начала обработки, определ емому импульсом запуска блока 1 синхронизации, устанавливаетс информаци , соответствующа выбранному каналу обработки и заданному времени начала анализируемого участка и поступающа на информационный вход измерительного канала цифрового фильтра 6.At the output of the comparison unit 35, a pulse is formed which, after passing through the multiplexer 30, arrives at the reset input of the counter 29 and triggers the synchronization unit 1 to start on the bus 45. The counter 29 starts counting from the zero position before comparing with the code of the analyzed section. At this moment, at the comparison unit 28, a pulse is generated at the end of the processing of the analyzed area, which is fed via bus 44 to the control input of the end of processing of the synchronization unit 1. In this mode, a positive sign on the Sign bus sets a constant value at the output, de element, and 31, and thus determines only that the RAM memory code received at the address inputs of the on-line memory 39 passes through multiplexer 38, i.e. the recording and reading of the information ENTITCHES occurring over a period of 1 / fjt and determined by the command coming from the output of the delay unit 40 is made at the same address. If the negative sign is formed on the Sign bus, which means an advance of the processing start time relative to the formation time synchronization pulse T., then adder-subtractor 33 performs a subtraction operation and generates a read address code of the random access memory 39 (RAM), which is fed to the input of the multiplexer 38. In this mode, the output of the And 31 is A processing channel control command is issued, which, by controlling multiplexer 38, provides the address inputs of the RAM device at the time of recording and the address of the RAM in the moment of reading time at the address inputs of the random access memory 39. In this mode, the synchronization pulse TO passing through the multiplexer 30 is used as the trigger pulse of the synchronization unit 1, and the operation of the counter 29 and the comparator unit 28 is similar. Thus, at the output of the operational memory 39, by the time of the start of processing, determined by the start pulse of the synchronization unit 1, the information corresponding to the selected processing channel and the specified start time of the analyzed section and received at the information input of the measuring channel of the digital filter 6 is set.

Импульсы запуска блока синхронизации и конца обработки анализируемого участка, поступающие от блока 5 выбора участка обработки на соответствующие входы блока 1 синхронизации (фиг.. 1), формируют старт-стопный режим управлени цифровым фильтром 6 в качестве которого может быть использован , например, цифровой фильтр реализующий алгоритм дискретного преобразовани Фурье. Формирование серий mf J, и f, производитс непрерывно . Решение задачи измерени отдель ньк участков кардиосигналов, опережающих R-зубец электрокардиосигнала и относ щихс к одному и тому же ЦИК-. The start-up pulses of the synchronization unit and the processing end of the analyzed area, coming from the processing area selection unit 5 to the corresponding inputs of the synchronization unit 1 (Fig. 1), form the start-stop control mode of the digital filter 6 as which, for example, a digital filter can be used implementing the discrete Fourier transform algorithm. The formation of the mf J and f series is carried out continuously. The solution to the problem of measuring individual sections of cardio signals that are ahead of the R-wave of electrocardiograms and related to the same CRC.

лу сердечного сокращени , в реальсосудистой системы. ном масштабе времени существенно повысило точность измерений и значимость полученной информации о мсрфо5 функциональном состо нии сердечноHeart rate, in the real vascular system. time scale significantly increased the accuracy of measurements and the significance of the information obtained on the MSF5 functional status of the cardiovascular system.

Фиг.11

От damifUKoB кардиоси-гнапоб 1..-тFrom damifUKoB cardiosi-gnapob 1 ..- t

VIVI

иand

//

1one

16sixteen

фиг.22

7777

15 (п-1) разр д Sign-t-sigh is15 (p-1) bit d Sign-t-sigh is

иг.З «S/ioffjU «5 KSmgi if К Улику 6ig.Z "S / ioffjU" 5 KSmgi if K Ulic 6

Claims

1. SPECTRAL ANALYZER OF CARDIOSIGNALS, comprising a synchronization unit, a multi-channel amplifier converter, the first inputs of which are connected to input signal sensors, a synchronization pulse allocation unit, a control unit and a digital filter, the first output of the synchronization unit being connected to the first input of the digital filter, and its second output to the second input of a multi-channel amplifier-converter, the output of which is connected.

in the input of the synchronization pulse extraction unit, characterized in that, in order to increase the measurement accuracy, a processing section selection unit is introduced into it, the first input of which is connected to the control unit, the first and second outputs are connected to the corresponding inputs of the synchronization unit, the third output of which is connected to the second input of the synchronization pulse allocation unit, the second output of the multi-channel amplifier-converter is connected to the third input of the synchronization pulse allocation unit Ί simultaneously to the second Once the selection of the processing section, the third input of which is connected to the third output of the multichannel amplifier-converter, occurs, the output of the synchronization pulse allocation unit is connected to the fourth input of the selection unit,. · the processing section, the fourth input of the synchronization pulse extraction unit and the fifth input of the selection block the processing sections are combined and connected to the constant bus, the third output of the processing section selection block is connected to the second input of the digital filter.

2. The spectrum analyzer according to claim 1, characterized in that the multichannel amplifier-converter contains a series-connected counter, a decoder, an m-input switch, an amplifier and an η-bit analog-to-digital converter, the decoder outputs being connected to the information inputs of the first and second multiplexers and the first and second outputs of the control unit for selecting the processing channel and synchronization are connected to their control inputs, respectively, the output of the analog-to-digital converter is connected to the i-bit information the bus, the outputs of the first and second multiplexers are connected respectively to the control channel of the processing channel and to the control bus of the synchronization channel, the input of the analog-to-digital converter and the counting input of the counter are connected to the second input of the multi-channel amplifier-converter, the first inputs of which are connected to the information inputs of the m-input switch .

>

3. The spectrum analyzer according to π. 1, characterized in that the synchronization pulse extraction unit contains four AND elements, two comparison units, a shift register, a trigger, a counter and a standby multivibrator, the output of the first AND element being connected to the first input of the first comparison unit and the input of the shift register, the output of which is connected to the second the input of the first comparison unit, the direct and inverse outputs of which are connected respectively to the first inputs of the second and third elements And, and their second inputs are connected to the control bus of the synchronization channel, the output of the second element This AND is connected to the input of the trigger setting at 1 and the input of the shift register entry, the output of the third element And is connected to the input of the setting to 0 of the trigger, the direct output of which is connected to the counter reset input, and the inverse output is connected to the first input of the fourth AND element, the second input which is connected to the input of the clock frequency, and the output * is connected to the counter input of the counter, the output of the counter is connected to the first input of the second comparison unit, the second input of which is connected to the constant bus, the output of the second comparison unit is connected to the input of the waiting multivibrator, the output of which is connected to the shift register input of the shift and the output of the synchronization pulse allocation unit, the inputs of the first AND element are connected to the i-bit information bus.

4. · Spectrum analyzer pop. D, characterized in that the processing section selection block contains two comparison blocks, two counters, two multiplexers, two adder-subtracters, an AND element, a register, an inverter, an operative memory device {and a delay unit, the counting inputs of the first and the second counters, 'the first input of the And element and the input of the delay unit are connected to the control bus of the processing channel, the first input of the first adder-subtractor is connected to the bus for specifying the start code of the analyzed section, and its second input with the inverter output, the input of which is connected it is connected to the constant bus, the first input of the first comparison unit is connected to the bus for setting the code for the duration of the analyzed section, the second input is to the output of the first counter, and its output is to the pulse bus of the end of processing of the analyzed section, the first information input of the first multiplexer and the register write input are connected with the synchronization pulse bus, the second information input of the first multiplexer is connected to the output of the second comparison unit, and its output is connected to the reset input of the first counter and the trigger pulse bus of the synchronization block, input d control the first adder-subtractor is connected to the bus to set the sign of the beginning of the analyzed section, the output to the first input of the second adder-subtracter, and the output of the sign discharge to the second input of the element., And, the control input of the second adder-subtractor to the control input of the first multiplexer, the output of the And element is connected to the control input of the second multiplexer, the output of which is connected to the address input of the random access memory unit, the Write-read input of which is connected to the output of the delay unit, the output is th counter connected to a first data input of the second multiplexer and to the second inputs of the second comparing circuit and the second adder-subtracter whose output is connected to the input register and the second data input of the secondary; of the multiplexer, the register output is connected to the first input of the second comparison unit, the information input of the random access memory unit is connected to the η-bit information bus, and its output is to the third output of the processing section selection unit.