SU1166157A1 - Устройство дл обработки информации - Google Patents
Устройство дл обработки информации Download PDFInfo
- Publication number
- SU1166157A1 SU1166157A1 SU823529473A SU3529473A SU1166157A1 SU 1166157 A1 SU1166157 A1 SU 1166157A1 SU 823529473 A SU823529473 A SU 823529473A SU 3529473 A SU3529473 A SU 3529473A SU 1166157 A1 SU1166157 A1 SU 1166157A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- register
- outputs
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ИНФОРМАЦИИ, содержащее генератор импульсов, выход которого соединен с входом первого счетчика, выходы первой группы которого соединены с входами первой группы блока пам ти и блока регистрации, - второй выход первого счетчика через элемент задержки соединен с первым входом первого элемента И, выход которого соединен с входом второго счетчика, выходы первой группы которого соединены с входами вторых групп блока пам ти и блока регистрации, отличающеес тем, что, с целью повышени информативности, в устройство введены третий счетчик, элемент сравнени , регистр, первый и второй триггеры , второй и третий элементы И, выход блока пам ти соединен с первым входом третьего счетчика, выходы которого соединены с входами первых групп элемента сравнени и регистра, выходы которого соединены с входами второй группы элемента сравнени , выходы которого соединены с вторым входом регистра и первым входом второго элемента И, второй выход которого через первый триггер соединен с вторым входом второго элемента И, выход которого соединен с первым входом второго триггера, выход которого соединен с первым входом третьего элемента И и вторым входом первого элемента И, выход блока & пам ти соединен с вторым входом третьего (Л элемента И, выход которого соединен с вторым входом второго триггера, с первым входом третьего счетчика, третьим входом регистра , третьим входом блока пам ти и третьим входом блока регистрации, выход первого счетчика соединен с третьим входом элемента сравнени . 05 о «ш сд
Description
Изобретение относитс к вычислительной технике и может быть использовано дл обработки информации при реализации технологического процесса многопараметрического селективного комплектовани деталей.; Известно устройство дл обработки информации о комплектовании партии деталей , содержащее элементы И и ИЛИ, счетчик , регистры, преобразователь числа оборотов в импульсы и шаговый электропривод 11. Недостатками устройства вл ютс низка информативность, а также невысока надежность. Наиболее близким по технической суш,ности к предлагаемому вл етс устройство дл обработки информации, содержащее генератор импульсов, выход которого соединен со входом первого счетчика, выходы первой группы которого соединены с входом первых групп блока пам ти и блока регистрации , второй выход первого счетчика через элемент задержки соединен с первым входом первого элемента И, выход которого соединен с входом второго счетчика. выходы первой группы которого соединены со входами вторых групп блока пам ти и блока регистрации, а также содержащее управл юо ую ЭВМ 2. Недостатком известного устройства вл етс низка информативность, обусловленна невозможностью реализации алгоритма квазиоптимального комплектовани . Цель изобретени - повыщение информативности устройства. Поставленна цель достигаетс тем, что в устройство содержащее генератор импульсов , выход которого соединен со входом первого счетчика, выходы первой группы которого соединены с входами первых групп блока пам ти и блока регистрации, второй выход первого счетчика через элемент задержки соединен с первым входом первого эле.мента И, выход которого соединен со входом второго счетчика, выходы первой группы которого соединен с входами вторых групп блока пам ти и блока регистрации, введены третий счетчик, элемент сравнени , регистр, первый и второй триггеры, второй и третий элементы И, выход блока пам ти соединен с первым входом третьего счетчика , выходы которого соединены с первыми группами входов элемента сравнени и регистра , выходы которого соединены с входами второй группы элемента сравнени , выход которого соединен с вторым входом регистра и первым входом второго элемента И, второй выход второго счетчика через первый триггер соединен с вторым входом второго элемента И, выходкоторого соединен с первым входом второго триггера, выход которого соединен с первым входом третьего элемента И и вторым входом первого элемента И, выход блока пам ти соединен с вторым входом третьего элемента И, выход которого соединен с вторым входом третьего триггера, вторым входом третьего счетчика, третьим входом регистра , третьим входом блока пам ти и третьим входом блока регистрации, выход первого счетчика соединен с третьим входом элемента сравнени . На фиг. 1 изображена структурна схема устройства; на фиг. 2-5 - диаграммы , по сн ющие его работу. Устройство содержит блок 1 пам ти, блок 2 определени минимального числа, блок 3 управлени , первый и второй счетчик 4 и 5, генератор 6 импульсов, элемент 7 задержки, первый элемент И 8, блок 9 регистрации, третий счетчик 10, элемент 11 сравнени , регистр 12, первый и второй триггеры 13 и 14, второй и третий элементы И 15 16; блок 3 состоит из триггеро.в 13 и 14 и элементов И 15 и 16, блок 2 состоит из счетчика 10, элемента 11 сравнени и регистра 12. Работа устройства дл обработки информации рассматриваетс на примере комплектовани партий деталей и основана на реализации алгоритма квазиоптимального комплектовани . Детали располагаютс в пор дке воз растани значени параметров, затем определ ют деталь с наименьщим числом допустимых возможных соединени,й и комплектуют ее с любой из возможных контрдеталей другого вида; далее эту пару исключают из дальнейщего рассмотрени , а указанную процедуру повтор ют над оставщ 1мис . На фиг. 2-5 представлены графические иллюстрации распределени информации в запоминающем устройстве и ее изменение в процессе комплектовани партии деталей X и У (Xj-Х - детали вида X, а (У - )- детали вида У, расположенные в пор дке возрастани величины параметров. Число параметров может быть любым, с ростом числа параметров увеличиваетс размерность запоминающего устройства. Клетки, обознвченные «1, соответствуют области допустимых соединений , таким образом, например, деталь У, может иметь возможные соединени с детал ми Xj. Xj , Xj . Деталью вида X, имеющей минимальное число возможных соединений, вл етс деталь Xj , так как она может быть соединена только один раз, образу пару Xj -У , что отмечено кружком на фиг. 2. Исключение пары Хд -У из дальнейщей процедуры комплектовани приводит к новому представлению информации фиг. 3. Здесь образуетс пара Х,-У - Подобно вы вл ютс пары и Ха-У .
Устройство работает следующим образом .
Приводитс предварительна установка устройства в исходное состо ние. В блок 1 пам ти в пор дке возрастани величины параметров заноситс информаци о возможных допустимых соединени х. Производитс обнуление счетчиков 4, 5 и 10, триггеров 13, и 14, и установка регистра 12 в единичное состо ние. Цепи предварительной установки устройства в исходное состо ние на фиг. 1 дл упрощени структуры не показаны.
После установки устройства в исходное состо ние производитс пуск генератора 6 импульсов. Счетчик 4, увеличива свое состо ние, последовательно опращивает все разр ды у запоминающего устройства, при Х ОХ4, а счетчик 10 суммирует число единиц, определ число возможных соединений детали X,. Сигнал переполнени счетчика 4 дает разрешение на элемент 11 сравнейи, который в случае равенства или превышени содержимого регистра 12 над содержащим счетчика 10, разрешает перезапись содержимого последнего в регистр 12. Кроме того сигнал перезаписи , пройд через элемент 7 задержки и элемент И 8, переводит счетчик 5 в состо ние Х,. Такой процесс будет продолжатьс до полного просмотра всех разр дов X запоминающего устройства, в результате чего в регистре 12 будет найдено минимальное число возможных соединений детали X. После этого сигнал- переполнени счетчика 5 опрокидывает триггер 13, который открывает элемент 15.
Описанна процедура опроса разр дов У и X запоминающего устройства повтор етс до значени X, которому соответствует минимальное число возможных соединений выполн етс элементом 11 сравнени по равенству содержимого счетчика 10 и регистра 12. Сигнал с элемента 11 сравнени проходит через элемент И 15 и опрокидывает триггер 14, который открывает элемент И 16 и закрывает елемент И 8, фиксиру
0 на счетчике 5 значение X, которому соответствует минимальное число возможных соединений. Продолжающийс опрос разр дов У приводит к вы влению возможного соединени , что приводит к по влению сигнала на выходе блока 1 пам ти, кото5 рый пройд через элемент И 16, сбрасывает триггер 14 в исходное состо ние, устанавливает регистр 12 в единичное, а счетчик 10 в нулевое состо ние и разрешает регистрацию значений X и У (скомплектованна пара) на блоке 9 регистрации. Кроме этого, сигнал с выхода запоминающего устройства производит обнуление разр да У по всем X, т.е. происходит исключение найденной пары из дальнейшей процедуры комплектовани . Цикл работы устройства заканчиваетс переполнением счетчика 5, сигнал переполнени которого опрокидывает триггер 13, чем завершаетс подготовка устройства к новому циклу комплектовани пары деталей.
Технико-экономическа эффективность использовани предлагаемого устройства может быть определена из повыщени надежности и ускорени процесса коплектовани по сравнению с известным 3,5-5 раз.
Xj X2 Лг Л
Фиг. 2
Xi 2 3 t
Фиг Л
1 2 3
Фиг.З
X, Х2 AJ ХЧ
Фиг. 5
Claims (1)
- УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ИНФОРМАЦИИ, содержащее генератор импульсов, выход которого соединен с входом первого счетчика, выходы первой группы которого соединены с входами первой группы блока памяти и блока регистрации, второй выход первого счетчика через элемент задержки соединен с первым входом первого элемента И, выход которого соединен с входом второго счетчика, выходы первой группы которого соединены с входами вторых групп блока памяти и блока регистрации, отличающееся тем, что, с целью повышения информативности, в устройство введены третий счетчик, элемент сравнения, регистр, первый и второй триггеры, второй и третий элементы И, выход блока памяти соединен с первым входом третьего счетчика, выходы которого соединены с входами первых групп элемента сравнения и регистра, выходы которого соединены с входами второй группы элемента сравнения, выходы которого соединены с вторым входом регистра и первым входом второго элемента И, второй выход которого через первый триггер соединен с вторым входом второго элемента И, выход которого соединен с первым входом второго триггера, выход которого соединен с первым входом третьего элемента И и вторым входом первого элемента И, выход блока памяти соединен с вторым входом третьего элемента И, выход которого соединен с вторым входом второго триггера, с первым входом третьего счетчика, третьим входом регистра, третьим входом блока памяти и третьим входом блока регистрации, выход первого счетчика соединен с третьим входом элемента сравнения:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823529473A SU1166157A1 (ru) | 1982-12-23 | 1982-12-23 | Устройство дл обработки информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823529473A SU1166157A1 (ru) | 1982-12-23 | 1982-12-23 | Устройство дл обработки информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1166157A1 true SU1166157A1 (ru) | 1985-07-07 |
Family
ID=21041746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823529473A SU1166157A1 (ru) | 1982-12-23 | 1982-12-23 | Устройство дл обработки информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1166157A1 (ru) |
-
1982
- 1982-12-23 SU SU823529473A patent/SU1166157A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 648975, кл. G 06 F 7/00. 2. Шерр С. Электронные дисилас, М., «Мир, 1982, с. 330, рис. 4.9. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4264807A (en) | Counter including two 2 bit counter segments connected in cascade each counting in Gray code | |
SU1166157A1 (ru) | Устройство дл обработки информации | |
US4301504A (en) | Input-output apparatus for a microprocessor | |
SU790246A2 (ru) | Селектор импульсов по длительности | |
JP2522243B2 (ja) | カウンタ回路 | |
SU1552127A1 (ru) | Устройство дл измерени логарифмического декремента затухани | |
SU615508A1 (ru) | Устройство дл распознавани образов | |
SU851401A1 (ru) | Устройство дл определени среднегоиз TPEX дВОичНыХ чиСЕл | |
SU1376097A1 (ru) | Устройство дл моделировани сетевых графов | |
SU1001112A1 (ru) | Устройство дл обработки информации о комплектовании партии деталей | |
SU428387A1 (ru) | Вычислительное устройство для минимизации структур логических схем | |
SU1377908A2 (ru) | Устройство дл измерени максимального и минимального периодов следовани сигналов | |
SU571929A1 (ru) | Устройство дл формировани напр жени развертки | |
SU1651373A1 (ru) | Устройство проверки счетчиков | |
SU805060A1 (ru) | Устройство дл регистрациидиНАМичЕСКиХ дЕфОРМАций | |
SU1591076A2 (ru) | Устройство для контроля блоков оперативной памяти | |
SU1383387A2 (ru) | Устройство дл определени кратчайшего пути автономного транспортного робота | |
SU1525708A1 (ru) | Устройство дл моделировани резистора | |
SU1029193A1 (ru) | Гибридное вычислительное устройство | |
SU416664A1 (ru) | ||
SU830395A1 (ru) | Устройство дл вычислени корневыхгОдОгРАфОВ СиСТЕМ АВТОМАТичЕСКОгОупРАВлЕНи | |
SU940165A1 (ru) | Устройство дл функционального преобразовани упор доченного массива чисел | |
SU1200188A1 (ru) | Цифровой измеритель отклонени измер емой частоты от номинальной | |
SU1193679A1 (ru) | Устройство дл контрол логических блоков | |
SU1195348A1 (ru) | Устройство для контроля узлов эвм |