SU805060A1 - Устройство дл регистрациидиНАМичЕСКиХ дЕфОРМАций - Google Patents

Description

Изобретение относитс  к измерительной технике и может быть использовано при контроле усталости деталей машин от воздействи  нагрузок, произвольно измен ющихс  во времени.

Известно устройство дл  регистрации мгновенных значений измер емых динамических деформаций, содержащее набор амплитудных дискриминаторов и цифровой многоканальный регистратор в виде набора счетчиков, подключенных к выходам дискриминаторов Ц .

Однако это устройство имеет одинаковую чувствительность к полезному сигналу и к электрическим помехам поступающим на его выход,что снижает достоверность результатов измерений.

Наиболее близким к изобретению по технической сущности и достигаемс / результату  вл етс  устройство дл  регистрации динамических деформаций, содержащее набор амплитудных дискриминаторов с блоками подавлени  помех выполненными в виде триггеров, ходы которых соединены со входда и опорного напр жени  дискриминаторов, и цифровой многоканальный регистратор в виде набора с 1етчиков по числу выходов дискриминаторов 2. .

Однако и это устройство имеет низкую помехоустойчивость, так как при прохождении сигнала на границе зон квантовани  ii, наличии помехи, каждый переход сигнала через границу регистрируетс  как цикл нагружени .

Цель изобретени  - повышение помехоустойчивости .

Указанна  цель достигаетс , тем, что устройство снабжено схемой ИЛИ число входов которой на единицу меньше числа дискриминаторов, и реле времени, вход которого соединен с : выходом схемы ИЛИ, каждый блок подаэ5 лени  помех,выполнен в виде цепи логических элементов и содержит формирователи пр мого и инверсного сигнала , входы которых соединены с выходом дискриминатора, и триггер,-вход

0 установки которого соединен с выходом формировател  инверсного сигнала, все блоки, кроме последнего содержат по две схемы И, перва  из которых одним своим входом соединена

S с выходом формировател  пр мого сигнала и выходом - со входом установки О триггера, а втора  своим выходом соединена с соответствующим входом схема ИЛИ, все блоки, кроме первого и последнего, содержат тре0

тью схему И, котора  одним входом соединена с пр мым выходом триггера , и одним входом второй схемы И, инверсный выход триггера каждого блока соединен со вторыми входами первой и третьей схем И предыдущего блока и третьим входом первой схемы И последующего блока, дфугой вход второй схемы И каждого блока соединен .с выходом формировател  пр мого сигнала последун дего блока, выход реле времени соединен с дополнительными

каждого тригвходами установки

гера, а цифровой регистратор выполнен в виде дешифратора, входы которого соединены с выходами второй и третьей схем И каждого блока и пр мым выходом триггера последнего блока и набора счетчиков, входы которых соединены с выходами дешифратора.

На фиг, 1 приведена электрическа  схема устройства дл  регистрации динамических деформаций; на фиг. 2 диагрс1ммы , по сн ющие его работу.

Устройство дл  регистрации динамических деформаций содержит набор лз п амплитудных дискриминаторов 1 с блоками 2 подавлени  помех, каждый из ко,:орых содержит формирователи 3 и 4 пр мого и инверсного сигнала, входы которых соединены с выходом дискриминатора 1, и триггер 5, вход установки которого соединен с выходом формировател  4 инверсного сигнала. Все блоки, кроме последнего Содержат по две схемы б и 7, И, перва  их которых одним своим входом соединена с выходом формировател  3 пр мого сигнала и выходом - со входом установки О триггера 5. Все блоки, кроме первого и последнего, содержат третью схему 8 И, котора  одним входом соединена с пр мым выходом триггера 5 и одним входом второй схемы 7 И, инверсный выход триггера 5 каждого блока соединен со вторыми входами первой и третьей схем

6и 8 И предыдущего блока и третьим входом первой схемы 6 и 8 последующего блока, другой вход второй схемы

7И каждого блока соединен с выходом формировател  3 пр мого сигнсша послдующего блока.

Устройство содержит также схему

9ИЛИ, число входов которой на единицу меньше числа дискриминаторов, рел

10времени, вход которого соединен

с выходом схемы 9 ИЛИ, выход - с дополнительными входами установки О каждого триггера 5. Цифровой регистр тор 11, выполненный в виде дешифратора 12 входы которого соединены с выходами второй и третьей схем 7 и 8 И каждого .блока и пр мым выходом триггера 5 последнего блока и набора счетчиков 13, входы которых соединены с выходами дешифратора.

Регистратор 11 содержит (п-1) групп счетчиков 13. Кажда  группа

счетчиков отнесена к определенному уровню (кроме первого уровн ). Число счетчиков внутри группы равно числу уровней, предшествующих тому уровню, к которому эта группа счетчиков отнесена .

Содержимое всех счетчиков данной группы равно количеству измеренных .циклов нагружени , максимумы которых (Находились на данном уровне, а содержимое отдельного счетчика данной группы равно той части этих циклов, минимумы которых находились на одном из предыдущих уровней.

Така  структура позвол ет получить в результате измерений информацию о количестве циклов нагружени  с различными максимумами и минимумам о количестве максимумов и минимумов деформации на том или ином уровне.

На фиг. 2 показаны кривые зависимости деформации от времени А, напр жени  помехи от времени Б и суммарного сигнала В от датчиков деформации с наложенными помехами, поступающего на вход устройства.

Устройство работает следующим образом.

При увеличении входного сигнала он проходит через первый и второй уровни (фиг. 2,точки 1 и 2),в результате чего на выходах дискриминаторов по в тс  положительные перепады напр жени , которые поступ т на входы формирователей 3 и 4. При этом формируютс  импульсы формировател ми 3 первого блока. Импульсы с выхода формировател  3 через схему 6 поступают на нулевой вход триггера 5 (триггеры предварительно устанавливаютс  в ноль), тем самым подтвержда  его исходное состо ние. Импульс с выхода формировател  3 второго, блока поступает одновременно в первый блок на второй вход схемы 7 И (который блокирован нулевым потенциалом с единичного выхода триггера 5) и во второй блок через схему б И на нулевой вход триггера 5. Исходное состо ние cxeNb не мен етс . .

Уменьша сь, сигнал проходит через второй уровень (см. фиг. 2, точка 3) При этом отрицательный перепад напр жени  с выхода дискриминатора второго блока поступает на вход формирователеП 3 и 4, в р.эзультате чего импульс с выхода формировател  4 установит триггер 5 в единичное состо ние .

При дальнейшем уменьшении сигнеша он пересекает первый уровень (точка 4). При этом в первом блоке импульс с выхода формировател  4 установит в единичное состо ние триггер 5.

Увеличива сь, сигнал снова пересекает первый уровень (точка 5). При этом импульс с выхода формировател  3 не пройдет на нулевой вход триггера 5, так как схема б И блокирована нулевым -потенциалом с нулевого выхода триггера 5 следующего блока. При дальнейшем увеличении сигнала он проходит через второй уровень (точка 6), в результате во втором блоке с выхода формировател  3 . поступит импульс, который не пройдет на нулевой вход триггера 5, так как схема 6 И блокирована по третьему входу нулевым потенциалом с нулевого .выхода триггера 5 первого блока, а поступит через схему 7 И первого бло ка на соответствующий вход дешифрато ра 9 . На другой вход дешифратора ранее был подан разрешающий потенциал с единичного выхода триггера 5 второ го блока через схему 8 И, в результате чего импульс с выхода схемы 7 И пройдет через дешифратор 12 и запишетс  в соответствующий счетчик 13 регистратора 11. Таким образом, этот импульс будет свидетельствовать о. регистрации цикла нагружени  с максимумом на втором уровне и минимумом на первом уровне. Кроме того, импульс с выхода схемы/И через схему 9 ИЛИ и реле 10 времени поступит на нулевые входы триггеров 5 и установит их в исходно состо ние. Реле 10 времени обеспечивает нормальную работу схемы. Задержка на сброс триггеров Ь нео ходима дл  четкой дешифрации, и записи импульса в счетчик 13. При дальнейшем уменьшении сигнала он пересекает второй уровень (точка 7), при этом во втором блоке импульс с формировател  4 устанавливает триг гер 5 в единичное состо ние. Увеличива сь, сигнал вновь пересе кает второйуровень (точка 8), в результате чего во втором блоке импуль с выхода формировател  3 поступает через схему 6 И и устанавливает триг гер 5 в исходное состо ние. Этот импульс не проходит на дешифратор, так как в первом блоке схема 7 И бло кирована нулевым потенциалом с единичного выхода триггера 5. Таким образом,устройство не зарегистрировало в пам ти ложный цикл, вызванный помехой. При дальнейшем увеличении сигнала он проходит через третий, i-й уровни (точки 9 и 10), с формирователей 3 этих уровней поступают иштульсы, которые не мен ют состо ние схемы. При последующем уменьшении сигнала он вновь пересекает i-и и третий уровни (точки 11 и 12) . При три геры 5 i-ro и третьего блоков устанавливаютс  в единичное состо ние, причем на соответствующий вход дешиф ратора 12 подан разрешающий потенциа только с единичного выхода триггера 5 i-o блока, так как сигнал с единич ного выхода триггера 5 третьего блок блокирован нулевым потенциалом с нулевого выхода триггера i-o блока, который подаетс  на первый вход схемы 8И. Увеличива сь, сигнал пересекает третий уровень ( 13) . Импульс с выхода формировател  3 не пройдет ни через схему 6 И, ни эрез схему 7 И, так как они блокированы соответственно нулевыми потенциалами с нулевого выхода триггера i-ro блока и с единичного выхода триггера 5 второго блока. При уменьшении сигнала он пересекает третий уровень (точка 14) и импульс , поступивший с выхода формировател  4 на единичный вход триггера 5, только лишь подтверждает его единичное состо ние. При последующем увеличении сигнал пересекает третий уровень (точка 1Ь). Импульс .с выхода фор1 1ровател  3 вновь не пройдет через схемы б и 7 И. При пересечении сигналом i-о уровн  (точка 16) с формировател  этого уровн  поступит импульс, который не пройдет на нулевой вход триггера i-о блока, но пройдет через схему 7 -И, на первый вход которого подан единичный потенциал с единичного выхода триггера 5, и поступит на соот-ветствующий вход дешифратора 12 и запишетс  в соответствующий счетчик 13, что будет свидетельствовать об изменениии и регистрации цикла нагружени  с максимумом на i-м уровне, а минимумом на третьем.. Кроме того, импульс с выхода схемы 7 И через схему 9 ИЛИ и реле 10 времени установит триггеры 5 в исходное состо ние. Таким образом, в. этом случае измерен действительный цикл нагружени  и не учтены ложные циклы, внесенные помехой. При дальнейшем увеличении сигнала он пересекает (п-1)-й уровень ( точка 17), что не приводит к изменению состо ни  схемы устройства. Уменьша сь, сигнал проходит через (п-1), 1-й, третий и второй уровни (точки 18-21} . Импульсы с форми-. рователей 4 этих блоков устанавливают триггеры этих блоков в единичное состо ние. На соответствующий вход дешифратора 12 будет подан разрешающий потенциал только с единичного выхода триггера 5 (п-1)-ого блока, т.е. единичные потенциалы с единичных выходов остальных триггеров 5 будут блокированы нулевыми потенциалами .с нулевых выходов триггеров последующих блоков. В дальнейшем при увеличении сигнала (точка 22) импульс с формировател  3 не проходит через схему 6 И котора  блокирована нулевым потенциалом с нулевого выхода триггера 5, И через схему 7 И,котора  блокирована нулевым потенциалом с единичного выхода триггера 5. При уменьшении, сигнала (точка 23) импульс с выхода формировател  4 поступает на единичный вход триггера 5 и подтверждает его единичное состо ние. Аналогично работает схема и при Дсшьнейшем изменении сигнала (точки 24 и 25) , , При следующем уменьшении сигнала (точка 26) импульс с выхода формировател  4 устанавливает триггер 5 в единичное состо ние. Увеличива сь, сигнал пересекает . первый уровень (тдчка 27), в результате чего в первом блоке импульс с выхода формировател  3 поступает на схему 6 .Однако он не проходит на нулевой вход триггера 5,так как схема 6 И блокирована нулевым потенциалом с ну выхода триггера 5 второго бло ка. При дальнейшем увеличении сигнала ( точка 28) импульс с выхода формиро вател  3 не проходит через блокирова ную схему 6 И, но проходит через схе му 7 И, на первый вход которой подан единичный потенциал с единичного выхода триггера 5. С выхода схемы 7 И импульс поступает на соответствующий вход дешифратора 12 (на другой вход дешифратора 12 ранее был подан разрешающий сигнал с единичного выхода триггера 5 блока (п-1) через схему 8 И и далее на соответствующий счетчик 13. Запись этого импульса в счетчик 13 будет свидетельствовать оё изменении цикла нагружени  с максимумом на (п-1) уровне и минимумом на втором уровне. Таким образом, при измерении указанного процесса нагружени  устройст вом зарегистрированы три действитель ных цикла (фиг. 2 диаграмма А) и не зарегистрированы ложные циклы, вызванные наложением помех.. Положительный эффект от внедрени предлагаемого изобретени  заключаетс  в повышении точности и достоверности измерени  циклических деформаций при наличии помех. формула изобретени  Устройство дл  регистрации динамических деформаций,содержащее набор амплитудных дискриминаторов с блоками подавлени  помех и цифровой многоканальный регистратор, о т л и чающеес   тем, что, с целью повышени  помехоустойчивости, оно снабжено схемой ИЛИ, число входов которой на единицу меньше числа дискриминаторов , и реле времени, вход которого соединен с выходом схемы ИЛИ, каждазй блок подавлени  помех выполнен в виде цепи логических элементов и сосодержит формирователи пр мого и инверсного сигнала, входы которых соединены с выходом дискриминатора, и триггер , вход установки которого соединен с выходом формировател  инверсного сигнала, все блоки, кроме последнего, содержат по две схемы И, перва  из которых одним своим входом соединенас выходом формировател  пр мого сигнала и выходом - со входом установки О триггера, а втора  своим выходом соединена с соответствующим входом схемы ИЛИ, все блоки кроме первого и последнего, содержат третью схему И, котора  одним входом соединена с пр мым выходом триггера и одним входом второй схемы И, инверсный выход триггера каждого блоRa соединен со вторыми входами первой и третьей схем И предыдущего блока и третьим входом первой схемы И последующего блока, другой вход второй схемы И каждого блока соединен с выходом формировател  пр мого сигнала последующего блока, выход реле времени соединен с дополнительными входами установки О каждого триггера , а цифровой регистратор выполнен в виде дешифратора, входы которого соединены с выходами второй и третьей схем И каждого блока и пр NftJM выходом триггера последнего блока , и набора счетчиков, входы которых соединены с выходами дешифратора. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР .228980, кл. G 01 В 7/16, 1967.2 .Патент США 3733424, кл. 73/88.5, 1973 (прототип).

Claims (1)

1. Формула изобретения

   Устройство для регистрации динамических деформаций,содержащее на бор амплитудных дискриминаторов с блоками подавления помех и цифровой многоканальный регистратор, о т л и чающеес я тем, что, с целью повышения помехоустойчивости, оно снабжено схемой ИЛИ, число входов которой на единицу меньше числа дискриминаторов, и реле времени, вход которого соединен с выходом схемы ИЛИ, каждый блок подавления помех выполнен в виде цепи логических элементов и сосодержит формирователи прямого и инверсного сигнала, входы которых соединены с выходом дискриминатора, и триггер, вход установки ' ’ 1' ' которого соединен с выходом формирователя инверсного сигнала, все блоки, кроме последнего, содержат по две схемы И, первая из которых одним своим входом соединена'с выходом формирователя прямого сигнала и выходом - со входом установки ’’О’' триггера, а вторая своим выходом соединена с соответствующим входом схемы ИЛИ, все блоки кроме первого и последнего, содержат третью схему И, которая одним входом соединена с прямым выходом триггера и одним входом второй схемы И, инверсный выход триггера каждого блока соединен со вторыми входами первой и третьей схем И предыдущего блока и третьим входом первой схемы И последующего блока, другой вход второй схемы И каждого блока соединен с выходом формирователя прямого сигнала последующего блока, выход реле времени соединен с дополнительными входами установки ' '0' ¹ каждого триггера, а цифровой регистратор выполнен в виде дешифратора, входы которого соединены с выходами второй и Третьей схем И каждого блока и пря№М выходом триггера последнего блока, и набора счетчиков, входы которых соединены с выходами дешифратора.