SU1001181A1 - Устройство дл контрол оперативной пам ти - Google Patents

Description

Изобретение относитс  к запоминающим устройствам.

.Известно устройство дл  контрол  оперативной пам ти, которое содержит схему пуска, выход которой подключен к регистру числа, счетчику адресрв и счетчику циклов, схему сравнени , выход которой соединен со схемой регистг рации, подключенной k схеме останова, элемент И 1.

Это устЕЮйство : позвол ет- контролировать работу оперативного накопител  информации при помощи теста Дождь, правильность которого определ етс  виз-уально с помощью растра на осциллографе . Такой контроль накопител  в производственных услови х имеет тот недостаток, что в определении правильной работы накопител  по тесту Дождь всегда должен участвовать оператор.

Наиболее близким по технической сущности к изобретению  вл етс  устройство , содержащее схему пуска, регистр числа, счетчик адресов, счетчик циклов, дешифратор циклов, дополните льные счетчики, схему сравнени , схему регистрации, схему останова, коммутатор .разр дов, элемент И t2J.

Недостатком этого устройства  вл етс  невысока  достоверность контрол .

так как контроль накопител  осуществл етс  только пр мым кодом теста Дождь. Это снижает надежность устройства .

Цель изобретени  - повышение надежности устройства.

Поставленна  цель достигаетс  тем, что в устройство дл  контрол  оперативной пам ти, содержащее ре5истр

10 числа, счетчик адресов, счетчик цикН лов, блоки местного управлени ,, первый счетчик импульсов, дешифратор дик.-: лов, второй счетчик импульсов, блок регистрации, первый коммутатор, эле15 мент И и схему сравнени , причем выход счетчика адресов подключен к входу счетчика циклов, выходы которого соединены с входами первого счетчика импульсов и дешифратора циклов, вы20 ход которого подкл1йчен к первому входу элемента И, входы схемы сравие ни  соединены с вьпсодами счетчиков импульсов, а выход подключен к входу блока регистрации, выход которого

25 соединен с входом одного из блоков . Местного управлени , выход которогчэ подключен к одному из входов второго, счетчика импульсов, другой вход которого соединен с выходом элемента И,

Claims (2)

1. 30 управл ю1цие входы регистра числа и счетчиков соединены с выходом другог блока местного управлени , входы пер вого коммутатора, регистра числа и счетчика адресов  вл ютс  входами устройства, выходами которого  вл ют с  выходы регистра числа и счетчика адресов, введены счетный, триггер, второй коммутатор и элемент НЕ, вход котс рого подключе.н к выходу первого коммутатора и первому информационном входу второго коммутатора, а выход соединен с вторым информационным вхо дом второго коммутатора, управл ющие входа которого подключены к выходам счетного триггера, вход которого под ключен к выходу первого счетчика импульсов , второй вход элемента И соед нен с выходом второго коммутатора. На чертеже приведена функциональна  схема устройства дл  контрол  оперативной пам ти. . Устройство содержит блок 1 местно го Управлени , служащий дл  пуска устройства, регистр 2 числа, счетчик 3 адресов, счетник 4 циклов, дешифра тор 5 циклов,первый счетчик 6 импуль-i сов, второй счетчик 7 импульсов, схе му 8 сравнени , блок -9 регистрации, первый коммутатор 10, элемент НЕ 11, блок 12 местного управлени , служащи дл  останова устройства, второй коммутатор 13, элемент И 14 и счетный триггер 15, К входам и выходам устройства подключен блок 16 контролиру емой оперативной пам ти. ,Устройство работает следующим образом . Блок 1 совместно с блоком 16, регистром 2 числа, счетчиком 3 адресов обеспечивает получение пр мого и инверсного теста Дождь. Переполнение счетчика. 3 адресов означает прохождение одного малого цикла. Импульсы переполнени  счетчик 3 адресов подсчитываютс  счетчиком 4 циклов. Переполнение счетчика 4 циклов означает прохождение одного боль шого цикла. Импульсы переполнени  счетчика 4 циклов подсзчитываютс  сче чиком 6. На врем  последнего малого цикла в каждом большом цикле дешифратор 5 циклов дает разрешающий сигнал на элемент И 14,на который через коммутатор 10 и коммутатор 13 в случае прохождени  пр мого теста Дождь поступают считанные из выбранного разр да единицы. Считанные за врем  последнего малого цикла единицы подсчитываютс  .счетчиком 7. Схема 8 сравнени  срав нивает два кода - код счетчика 6 и код счетчика 7 после окончани  каждого большого цикла. Результат сравнени  поступает в блок 9 регистрации, который в случае сравнени  вырабатывает команду устаjiOBKH в ноль, необходиг- ю дл  дальнейщей правильной работы счетчика 7. В случае несравнени  фиксируетс  непрохождение теста. Таким образом, сущность проверки прохождени  пр мого теста Дождь заключаетс  в том, что после прохождени  большого цикла накопитель за--.. полн етс  таким количеством единиц, которое точно соответствует номеру прошедшего большого цикла. Хранение номера прошедшего большого цикла и подсчет единиц в выбранном разр де блока 16 во врем  прохождени  каждого последнего малого цикла дают возможность судить о правильности прохождени  теста, если выполн етс  равенство количества единиц в разр де после прохождени  последнего малого цикла номеру прошедшего большого цикла. После окончани  пр мого теста Дождь счетчик 6 оказываетс  переполненным и импульс переполнени  переключает счетный триггер 15, который в свою очередь переключает коммутатор 13. При этом при прохождении инверсного теста Дождь из блока 16 будут считыватьс  нули, которые при прохождении коммутатора 10 и элемента НЕ 11 будут преобразованы в единицы . Таким образом, счетчик 7 во врем  прохождени  последнего малого цикла в каждом большом цикле будет подсчи- . тывать количество нулей. В остальном при прохождении инверсного теста Дождь работа предлагаемого устройства не отличаетс  от работы при прохождении пр мого теста Дождь, Таким образом, введение в устройство счетного триггера, второго коммутатора и элемента НЕ позвол ет существенно повысить достоверность контрол  за счет проверки блока пам ти как пр мым, так и инверсным кодом типа Дождь. Формула изобретени  Устройство дл  контрол  оперативной пам ти, содержащее регистр числа, счетчик адресов, счетчиК циклов, блоки местного управлени , первый счетчик импульсов, дешифратор циклов, второй счетчик импульсов, блок регистрации , первый коммутатор, элемент И и схему сравнени , причем выход счетчика адресов подключен к входу счетчика циклов, выходы которого соединены с входами первого счетчика импульсов и дешифратора циклов, выход которого подключен к первому входу элемента И, входы схемьа сравнени  соединены с выходами счетчиков импульсов , а выход подключен к входу блока регистрации, выход которого соединен с входом одного из блоков местного управлени , выход которого подключен К одному из входов второго счетчика импульсов, другой вход которого соединен с выходом элемента И, управл ющие входы регистра числа и счетчиков соединены с выходом другого блока местного управлени , входы первого коммутатора, регистра числа и счетчика адресов  вл ютс  входами устройства , выходс1ми которого  вл ютс  выходы регистра числа и счетчика адресов , отличающеес  тем, что с целью пбвышени  надежности устройства , в него введены счетный триггер, второй коммутатор и элемент НЕ, вход которого подключен к выходу первого коммутатора и первому информационному входу второго коммутатора, а выход соединен с вторым информационным BXOv дом второго коммутатора, управл ющие входы которого подключены к выходам счетного триггера, вход которого подг ключен к выходу первого счетчика импульсов , второй вход элемента И соединен с выходом второго коммутатора. источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 547837, кл. G 11 С 29/00, 1975.
2. 2.Авторское свидетельство СССР № 443414, кл. G 11 С 29/00, 1972 (прототип).