SU1164745A1 - Устройство дл воспроизведени функций - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИЙ, содержащее два блока пам ти, первый из которых соединен выходом с цифровым входом первого цифроаналогового преобразовател , подключенного аналоговым входом к выходу двухпо л рного источника опорного наар жени  и к аналоговому входу второго цифроаналогового прео.бразовател , а выходом к аналоговому входу третьего цифроаналогового пpeoбpaзoвafeл , соединенного выходом с входом выходного операционного усилител  и с выходом четвертого цифроаналогового преобразовател , подключенного цифровым входом к вьрсоду второго блока пам ти, причем выход второго цифроаналогового преобразовател  соединен с аналоговым входом п того цифроаналогового преобразовател , отличающеес  тем, что, с целью повьшени  точности аппроксимации функций, в него дополнительно введены ,.с шестого по восьмой цифроаналоговые преобразователи , элементы И, ИЛИ и И-НЕ, триггеры, реверсивные регистры сдвига , счетчики, дешифраторы и генератор тактовых импульсов, соединенньй выходом с первым входом первого элемента И и с первым входом первого элемента И-НЕ,, подключенного вторым входом к шине запуска, устройства, третьим входом - к пр мому выходу первого триггера, а выходом - к входу обнулени  первого триггера, входу первого элемента НЕ, первому входу первого элемента ИЛИ, входам начальной установки первого и второго реверсивных регистров сдвига и первого блока пам ти и к первым входам с второго по п тый элементов ИЛИ, соО ) единенньгх вторыми входами с выходами первого дешифратора, а выходами со стробирующими входами первого, второго, шестого и седьмого цифроаналоговых преобразователей соответственно , причем седьмой цифроаналоговьй преобразователь подключен аналоо: . говьм входом к вьосоду двухпол рного 4: источника опорного напр жени  и к аналоговому входу шестого, цифроана логового преобразовател , а выходомсл к аналоговому входу восьмого цифроаналогового преобразовател , соединенного выходом с входом выходного операционного усилител , и с выходом п того цифроаналогового преобразовател  подключенного цифровым входом к выходу второго блока пам ти и к цифровым входам третьего и восьмого цифроаналоговых преобразователей, а аналоговый вход четвертого цифроаналогового преобразовагел  соединен с выходом шестого цифроаналогового

Description

преобразовател , подключенного цифровым входом к выходу первого блока .пам ти и к цифровым входам второго и седьмого цифроаналоговых преобразователей , а стррбирующие входы третего , четвертого, п того и восьмого цифроаналоговых преобразователей соединены с выходами второго дешифратора , подключенного первым информационным входом к выходу старшего разр да первого реверсивного регистра сдвига, первому информационному входу первого дешифратора, первому адресному входу первого блока пам ти и к информационному входу первого разр да первого реверсивного, регистра сдвига, соединенного выходом первого разр да с информационным входом своего старшего разр да, входом управлени  сдвигом - с выходом переноса первого счетчика, входом управлени  сдвиг.ом вправо второго реверсивного регистра сдвига, вторым входом первого элемента ИЛИ и с первым входом шестого элемента ИЛИ, а , входом управлени  сдвигом влево с выходом второго элемента И, входом второго элемента НЕ, счетным -входом второго счетчика и с входом управлени  сдвигом влево второго реверсивного регистра сдвига, подключенного выходом первого разр да к информационному входу своего старшего разр да, а вьтходом старшего разр да - к информационному входу своего первого разр да, вторым информационным входам первого и второго дешифраторов и к второму адресному входу первого блока пам ти, причем адресные входы второго блока пам ти соединены с выходами разр дов первого и второго счетчиков, первый счетчик подключен счетным входом к выходу переноса второго счетчика и к второму входу шестого элемента ИЛИ, а. входом.обнулени  - к выходу первого элемента НЕ, входу обнулени  второго счетчика и к входу обнулени  третьего счетчика, соединенного счетным входом с выходом шестого элемента И1Ш, выходами разр дов с соответствующими адресными входами первого блока пам ти, а выходом переноса - со стробируюцим входом первого триггера, подключенного входом установки в 1 к шине сброса устройства , а инверсным выходом - к второму входу первого элемента И, соединенного выходом с первым входом второго элемента И и с первым входом второго элемента -И-НЕ, подключенного выходом к стробирующему входу первого дешифратора и к входу установки в 1 второго триггера, соединенного входом обнулени , с вькодом первого элемента ИЛИ, пр мьгм выходом - с вторым входом второго элемента И, а инверсным выходом - с вторым входом второго элемента И-НЕ, причем стробирутощий вход второго дешифратора подключен к выходу второго, элемента НЕ.

-. . 1

Изобретение относитс  к автоматике и вычислительной технике и может найти применение дл  воспроизведени  функций одной переменной.

Известно устройство дл  воспроизведени  функций, содержащее блок компараторов, блок пам ти, коммутирующую матрицу, блоки возведени  в степень, блоки умножени , источник сигнала развертки и выходной сумматор ij .

Недостатками устройства  вл ютс  пониженна  инструментальна  точность

.

воспроизведени  функций и относительна  конструктивна  сложность.

Известно также устройство дл  воспроизведени  функций, содержащее генератор импульсов, делитель частоты, триггер, элементы И, элементы задержки , счетчики, блоки пам ти и интегра . торы 2.

Недостатком данного устройства  вл етс  сложность технической реализации .

Наиболее близким к изобретению  вл етс  устройство дл  воспроизведени  функций, содержащее два блока па м ти, первьй из которых соединен выходом с цифровым входом первого циф- роаналогового преобразовател , подкл ченного аналоговым входом..к выходу .двухпол рного источника опорного напр жени  и к аналоговому в.ходу второ го цифроаналогового преобразовател , а выходом - к аналоговому входу третьего цифроаналонового преобразовател , соединенного выходом с входом выходного операционного усилител  и с выходом четвертого цифроанало гового преобразовател , подключенног цифровым входом к выходу второго бло ка пам ти, причем выход второго цифроаналогового преобразовател  соединен с аналоговым входом п того цифро аналогового преобразовател , подключенного цифровым входом к выходу младших разр дов регистра кода развертки и к цифровому входу третьего цифроаналогового преобразовател , соединенного аналоговым входом с выходом п того цифроаналогового преобразовател , причем цифровой вход вто рого цифроаналогового -преобразовател  подключен к выходу третьего блока пам ти, соединенного адресным входом с адресными входами первого и второ-го блоков пам ти и с выходами старших разр дов регистра кода развертки а аналоговый вход четвертого цифроаналогового преобразовател  подключен к выходу двухпол рного источника опорного напр жени  з. . Недостатком устройства  вл етс  пониженна  точность воспроизведени  функций, обусловленна  квадратичным характером представлени  аппроксимирукщих функций на подинтервальных разбиени х. Цель изобретени  - повьдпение точности аппрокси; 1ации функций. Поставленна  цель достигаетс  тем что в устройство дл  воспроизведени  функций, содержащее два блока пам ти, первый из которых соединён выходом с цифровым входом первого цифроаналогового преобразовател , подключенного аналоговым входом к вы ходу двухпол рного источника опорного напр жени  и к аналоговому входу второго цифроаналогового преобразовател , а выходом - к аналоговому входу третьего цифроаналогового пре- образовател , соединенного выходом с входом выходного операционного усилител  и с выходом четвертого цифроаналогового преобразовател , подключенного цифровым входом к выходу второго блока пам ти, причем выход второго цифро&налогового преобразовател  соединен с аналоговым входом п того цифроаналогового преобразовател , дополнительно введены с шестого по восьмой цифроаналоговые преобразователи , элементы И, ИЛИ, НЕ и И-НЕ, триггеры, реверсивные регистры сдвига, счетчики, дешифраторы и генератор тактовых импульсов, соединенный выходом с первым входом первого элемента И и первым входом первого элемента И-НЕ, подключенного вторым входом к шине запуска устройства, третьим входом - к пр мому выходу первого триггера, а выходом - к входу обнулени  первого триггера, входу первого элемента НЕ, первому входу первого элемента ИЛИ, входом начальной установки первого и второго реверсивных регистров сдвига и первого блока пам ти и к первым входам с вто рого по п тый элементов ИЛИ, соединенных вторыми входами с выходами первого дешифратора, а выходами со стробирующими входами первого, второго , шестого и седьмого цифроаналоговых преобразователей соответственно, причем седьмой цифроаналоговьй преобразователь подключен аналоговым входом к выходу двухпол рного источника опорного напр жени  и к аналоговому входу шестого цифроаналогового преобразовател , а выходом к аналоговому входу восьмого цифро- аналогового преобразовател , соединенного выходом с входом выходного операционного усилител  и с выходом п того цифроаналогового преобразовател , подключенного цифровым входом к выходу второго блока пам ти и к цифровым входам третьего и восьмого цифроаналоговых. преобразователей, а аналоговьм вход четвертого цифроаналогового преобразовател  соединен с выходом шестого цифроаналогового преобразовател , подключенного-цифровым входом к выходу первого блока, пам ти и к цифровым входам второго и седьмого цифроаналогового преобразователей , а стробирук цие входы третьего, четвертого, п того и восьмого цифроаналоговых преобразователей соединены с выходами второго дешифратора , подключенного первым ин-

ормациоиным входом к выходу старшего разр да первого реверсивного регистра сдвига, первому информационному входу первого дешифратора, первому адресному входу первого блока пам ти и к информационному входу первого разр да первого реверсивного

регистра сдвига, соединенного выхоом первого разр да с информационным входом своего старшего разр да, входом управлени  сдвигом - с выхоом переноса счетчика, входом управлени  сдвигом вправо второго-реверсивного регистра сдвига, вторьЫ входом первого элемента ИЛИ и с первым входом шестого элемента ИЛИ, а входом управлени  сдвигом влево с выходом второго элемента И, входом второго элемента НЕ, счетным входом второго счетчика и с входом управлени  сдвигом влево второго реверсивного регистра сдвига, подключенного выходом первого разр да к информационлому входу своего старшего разр да , а выходом старшего разр да к информационному входу своего первого разр да, вторым информационным входам первого и второго дешифраторов и к второму адресному входу первого блока пам ти, причем адресные входы второго блока пам ти соединены с. выходами разр дов первого и второго счетчиков,.первый счетчик подклю )Че« счетным входом к вьЬсоду переноса второго счетчика и к вт-орому входу шестого элемента ИЛИ, а входом обнулени  - к выходу первого элемента НЕ, входу обнулени  второго счетчика и к входу обнулени  третьего

счетчика, соединенного-счетным входом с выходом шестого элемента ИЛИ, выходами разр дов - с соответствуклцими адресными входами первого блока пам ти, а выходом переноса - со стробирующим входом цервого триггера , подключенного входом установки

в единицу К; шине сброса устройства, а инверсным выходом - к второму входу первого элемента И, соединенного

выходом с первым входом второго элемента И и с первым входом второго элемента. И-НЕ, подключенного выходом к стробирующему входу первого дешифратора и .к входу установки; в 1 второго триггера, соединенного входом обнулени  с выходом первого элемента ИЛИ, пр мым выходом - с вторым входом второго элемента И, а инверс-j

ным вЬкодом - с вторым входом второго элемента И-НЕ, причем стробирующий вход второго дешифратора подключен к выходу второго элемента НЕ.

На фиг. 1 изображена блок-схема устройства; на фиг. 2 - графики, по сн юшие его работу.

Устройство дл  воспроизведени  функций содержит первый элемент НЕ 1, первый .элемент И-НЕ 2, первьй элемент ИЛИ 3, цвухпол рный источник-4 опорного напр жени , генератор 5 тактовых импульсов, первый триггер 6 (D-типа), второй триггер 7 (RS-типа). первьй элемент И 8, второй элемент И-НЕ -9, второй элемент И 10, второй элемент НЕ 11, второй элемент ИЛИ 12, а также состоит из перворо и второго реверсивных регистров 13 и 14 сдвига, первого, второго и третьего счетчиков. 15, 16 и 17, -первого блока 18 пам ти (посто нного запоминающего устройства ординат сплайна), первого ивторого дешифраторов 19 и 20, второго блока 21 пам ти (посто нного запоминающего Устройства, формы сплайна ), третьего, четвертого, п того и шестого элементов ИЛИ 22-, 23, 24 и 25, а также включает с первого по восьмой цифроаналоговый преобразователи 26-.33 и вькодной операционный усилитель 34.

Устройство работает следующим образом. I

Внешнее устройство (например, ЭВМ) подает на шину сброса устройства сигнал, по которому триггер 6 устанавлйваетс  в единичное состо ние . На пр мом выходе триггера 6 по вл етс  сигнал, свидетельствующий, о готовности Кработе. По этому сигналу -внешнее устройство подает на шину запуска, подключенную ,к второму входу элемента И-НЕ 2, сигнал запуска. Сигналом с выхода элемента И-НЕ 2 устройство устанавливаетс  в исходное состо ние: триггер 7 устанавливаетс  в единичное состо-т  ние, триггер 6 и счетчики 15-17

обнул ютс , в регистре 13 устанавтливаетс  код 0110, в регистре 14 устанавливаетс  код сигнал с выхода элемента И-НЕ 2 устанавл-ивает на выходе всех разр дов блока

пам ти нули и через элементы ИЛИ 12, .24-25 стробируют запись нулевого кода в цифроаналоговые.преобразователи 26, 27, 31 и 32. Выходное напр жение этих преобразователей становитс  равным нулю, что приводит к установке нулевого напр жени  на выходе операционного усилител  34. Сигнал с инверсного выхода трнггеpa 6 отпирает элемент И 8 дл  прохождени  импульсов генератора 5. Первый импульс с выхода элемента И установит триггер 7 в единичное состо ние и одновременно запишет инфо нацию с выхода блока 18 пам ти в цифроанал.оговый преобразователь 26 за счет прохождени  стробирующего импульса через элемент ИЛИ 12, так как на информационные входы дешифра тора 19 (стробирующего сигна лом с в хода элемента И-НЕ 9) в этот момент подаетс  код 00 с выходов третьих разр дов регистров 13 и 14, Таким о разом, на выходе преобразовател  26 установитс  напр жение, соответству ющее ординате максимума сплайна третьего пор дка с номером 00. Поскольку триггер 7 находитс  в единичном состо нии, то второй импульс с выхода элемента И 8 через элемент И 10 и элемент-НЕ 11 стробирует через дешифратор 20 запись кода с выхода блока 21 пам ти в цифроаналоговый преобразователь 28, так как на выходах третьих разр дов регистров 13 и 14 еще сохран етс  код 00, Задний фронт этого же импульса с выхода элемента И 10 устанавливает код 01 в счетчике 16 (этот счетчик выполнен двухразр дным) и сдвигает влево на один разр д содержимое регистров 13 и 14. На выходах третьих разр дов этих регистров устанавливаетс  единичный сигнал. Счетчик 16 служит дл  выбора одного из четырех участков (О, h), (h, 2h), (2h, 3h) и (3h, 4h) в форме сплайна (фиг, 2, где h - шаг аппроксимации ). Так как в счетчике 16 теперь установлен код 01, то на выходе блока 21 пам ти устанавливаетс  код ординаты формы сплайна дл  начал ной точки участка. Второй импульс с выхода элементна НЕ 11,- стробиру  дешифратор 20, запишет этот код в . цифроаналоговьй преобразователь 33, так как на информационных входах дешифратора 20 установлен код 11. Задний фронт импульса с выхода элемента И 10 установит в счетчике 16 код 10, соответствующий участку формы сплайна (2h, 3h), и сдвинет влево на один разр д содержимое регистров 13 и 14, На выходе третьего разр да регистра 13 устанавливаетс  логическа  единица, а на выходе третьего разр да регистра 14 - логический нуль, Третий импульс с выхода элемента НЕ 11, стробиру  дешифратор 20, запишет код свыхода блока 21 пам ти , соответствующий начальной точке участка (2h, 3h) в цифроаналоговьй преобразователь 30, тик как на информационных входах дешифратора 20 установлен код 10, Задний фронт третьего импульса с выхода элемента И 10 установит в счетчике 16 код 11, соответствующий участку сплайна (3h,. 4h), и сдвигает влево на один разр д содержимое регистра 13 и 14, На выходах тр.етьих разр дов регистров. 13 и 14 теперь установ тс  логичес- жив сигналы 1 соответственно. Четвертый импульс с выхода элемента НЕ 11, стробиру  дешифратор 20, запишет код с выхода блока 21 пам ти, соответствующий начальной точке участка (3h, 4h).формы сплайна , в цифроаналоговьй преобразователь 29. Задний фронт четвертого импульса с выхода элемента И 10 вызовет переполнение счетчика 16, Сигнал переполнени  счетчика 16 добавит единицу в счетчик 15 и переведет таким образом текущую ординату внутри участка формы сплайна из нулевого в первое положение. В-результате вьш1еописан ных процессов на выходе операционного усилител  34 по витс  напр же- . ние, соответствующее начальной точке первого участка аппроксимации заданной функции. Следующие четыре импульса с .выходов элемент-ов НЕ 11 и И 10 вызовут повторение описанных процессов дл  нового состо ни  счетчика 15 и на выходе усилител  34 по витс  напр жение, соответствующее второй точке первого участка аппроксимации заданной функции. На выходе усилител  34 после ; каждых четщ)ех импульсов с выходов элементов НЕ 11 и И 10 будет по вл тьс  напр жение, соответствую15ее очередной точке первого участка аппроксимации заданной функции, до тех пор, пока не переполнитс счетчик 15. В этот момент сигналы переполнени  с выхода счетчиков 15 и 16 через элемент ИЛИ 25 добав т единицу в счетчик 17 (участков аппроксимации) кода, указьшающего теперь на второй 5 участок аппроксимации заданной функции . В то же самое врем  сигнал переполнени  счетчика 15 сдвинет вправо на один разр д содержимое регистров 13 и 14 и на выходах третьлх раэр - fo дов этих регистров установ тс  О и 1 соответств.енно. Такой сдвиг необходим при каждом увеличении но мера участка аппроксимации, так как при изменении этого номера мен етс  15 соответствие номеров участков формы сплайна и номеров преобразователей 28-30, 33, хран щих код точки соответствующего участка формы сплайна. Кроме этого, сигнал переполнени  20 счетчика 15 через элемент ИЛИ 3 установит триггер 7 в О, разрешив тем самым стробирование дешифратора 19 новым импульсом с выхода элемента И-НЕ 9. В результате код с выхода 25 блока 18 пам ти, соответствующий ординате максимума сплайна со следуинцим по пор дку номером 01, запишетс  в преобразователь 31 сигналом с выхода элемента ИЛИ 23, так как зо на информационных входах дешифратора 19 установлен код 01. Тот же импульс с выхода элемента И-НЕ 9 устаг новит триггер 7 в 1, и описанные 1164745 вь до сч ге ст вы по гд 1.СТ зу сп мы е процессы будут продолжатьс  по влени  сигнала переполнени  тчика 17, который установит триг6 в 1. На этом работа устройа закончена. В произвольный момент времени на оде операционного усилител  34 держиваетс  напр жение ( CB,JO-B , On + Вэ,г в и ; В коды ординат формы BV соответствующих сплайнов третьей степени в данньй момент времен , на данном участке аппроксимации; И.о в ,1 коды ординат максимумов соответствующих сплайнов третьей степени на данном участке аппроксимации; опорное напр жение на выходе источника 4 Таким образом, предлагаемое устройО по сравнению с прототипом реалит аппроксимацию заданных функций айнами третьего пор дка, тем саповыша  точность воспроизведени .

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИЙ, содержащее два блока памяти, первый из которых соединен выходом с цифровым входом первого цифроаналогового преобразователя,подключенного аналоговым входом к выходу двухполярного источника опорного напряжения · и к аналоговому входу второго цифроаналогового преобразователя, а выходом к аналоговому входу третьего цифроаналогового преобразователя, соединенного выходом с входом выходного операционного усилителя и с выходом четвертого цифроаналогового преобразователя, подключенного цифровым входом к вь1ходу второго блока памяти, причем выход второго цифроаналогового преобразователя соединен с аналоговым входом пятого цифроаналогового преобразователя, отличающееся тем, что, с целью повышения точности аппроксимации функций, в него дополнительно введены ..с шестого по восьмой цифроаналоговые пре- образователи, элементы И, ИЛИ и И-НЕ, триггеры, реверсивные регистры сдвига, счетчики, дешифраторы и генератор тактовых импульсов, соединенный выходом с первым входом первого элемента И и с первым входом первого элемента И-НЕ,, подключенного вторым входом к шине запуска устройства, третьим входом - к прямому выходу первого триггера, а выходом - к входу обнуления первого триггера, входу первого элемента НЕ, первому входу первого элемента ИЛИ, входам начальной установки первого и второго реверсивных регистров сдвига и первого блока памяти и к первым входам с второго по пятый элементов ИЛИ, соединенных вторыми входами с выходами первого дешифратора, а выходами со стробирующими входами первого, второго, шестого и седьмого цифроаналоговых преобразователей соответственно, причем седьмой цифроаналоговый преобразователь подключен анало.говым входом к выходу двухполярного источника опорного напряжения и к аналоговому входу шестого, цифроаналогового преобразователя, а выходомк аналоговому входу восьмого цифроаналогового преобразователя, соединенного выходом с входом выходного операционного усилителя, и с выходом пятого цифроаналогового преобразователя подключенного цифровым входом к выходу второго блока памяти и к цифровым входам третьего и восьмого цифроаналоговых преобразователей, а аналоговый вход четвертого цифроаналогового преобразователя соединен с выходом шестого цифроаналогового

   SU ,...1164745 преобразователя, подключенного цифровым входом к выходу первого блока памяти и к цифровым входам второго и седьмого цифроаналоговых преобра.зователей, а стр(?бирующие входы третьего, четвертого, пятого и восьмого цифроаналоговых преобразователей соединены с выходами второго дешифратора, подключенного первым информационным входом к выходу старшего разряда первого реверсивного регистра сдвига, первому информационному входу первого дешифратора, первому адресному входу первого блока памяти и к информационному входу первого разряда первого реверсивного регистра сдвига, соединенного выходом первого разряда с информационным входом своего старшего разряда, входом управления сдвигом - с выходом переноса первого счетчика, входом управления сдвиг.ом вправо второго реверсивного регистра сдвига, вторым входом первого элемента ИЛИ и с первым входом шестого элемента ИЛИ, а входом управления сдвигом влево с выходом второго элемента И, входом второго элемента НЕ, счетным •входом второго счетчика и с входом управления сдвигом влево второго реверсивного регистра сдвига, подключенного выходом первого разряда к информационному входу своего старшего разряда, а выходом старшего разряда - к информационному входу своего первого разряда, вторым информа ционным входам первого и второго дешифраторов и к второму адресному ' входу первого блока памяти, причем адресные входы второго блока памяти соединены с выходами разрядов первого и второго счетчиков, первый счетчик подключен счетным входом к выходу переноса второго счетчика и к второму входу шестого элемента ИЛИ, а· входом.обнуления - к выходу первого элёмента НЕ, входу обнуления второго счетчика и к входу обнуления третьего счетчика, соединенного счетным входом с выходом шестого элемента ИЛИ, выходами разрядов с соответствующими адресными входами первого блока памяти, а выходом переноса - со стробирующим входом пер вого триггера, подключенного входом установки в 1 к шине сброса устрой ства, а инверсным выходом - к второму входу первого элемента И, соединенного выходом с первым входом второго элемента И и с первым входом второго элемента И-НЕ, подключенного выходом к стробирующему входу первого дешифратора и к входу установки в ¹¹1 второго триггера, соединенного входом обнуления, с выходом первого элемента ИЛИ, прямым выходом - с вторым входом второго элемента И, а инверсным выходом - с вторым входом второго элемента И—НЕ, причем стробирующий вход подключен к мента НЕ.

   второго дешифратора выходу второго, эле1