Изобретение относитс к устройствам дискретной автоматики и вычислительной техники, в частности к устро ствам контрол и диагностики логичес ких блоков ЭВМ и автоматики, и может найти применение дл нужд выходного контрол качества микросхем в процессе их производства. Цель изобретени - повышение достоверности диагностической информации за счет параллельного ввода как верхней границы допустимых реакций диагностируемого объекта, так и его нижней границы по каждому тестовому сигналу. На фиг.1 изображена блок-схема предлагаемого устройства дл диагнос тики логических блоков; на фиг.2 то же, многоканального анализитора кодов. . Устройство содержит генератор 1 импульсов, блок 2 регистрации, соединенный управл ющим входом с выходом генератора 1, регистр 3 сдвига,, соединенный входом сдвига с выходом генератора 1, элемент ИЛИ 4, соединенный входами с разр дными выходами регистра 3 сдвига, первый 5,. второй 6 и третий 7 дешифраторы, соединенные входами с выходами регистра 3 сдвига, первый .элемент задержки 8, соединенный входом с выходом элемента ШШ 4, второй элемент задержки 9, соединенньй входом с выходом элемента задержки 8, коммутатор 10, соединенный входом управлени с выходом элемента задержки 8, а выходами - с информационными входами блока 2 регистрации, первый 11,. второй 12 и третий 13 блоки элементов И, со единенные управл ющими входами с выходом элемента задержки 9, информационные входы блока 11 элементов И соединены с выходами дешифратора 5, выходы дешифратора 6 образуют выходные шины устройства, информационнные выходы блока 12 элементов И образуют входные шины устройства, выходы дешифратора 7 соединены с информационными входами блока 13 элементов И, первый многоканальный анализатор 14 кодов соединен первой группой входов поразр дно с выходами -блока 11 элементов И, второй группой входов с выходами блока 12 элементов И, а выходами - с информационными входами коммутатора 10, второй многоразр дный анализатор 15 соединен одной группой входов поразр дно с выходами блока 12 элементов И, другой группой входов - с выходами блока 13 элементов И, а выходами - с информационными входами коммутатора 10. Каждьй из анализаторов 14 и 15 содержит в каждом разр де элемент И 16, в каждом младшем разр де пару первых эле- ментов 17 и 18 запрета, информационные входы которых образуют входы соответствующих разр дов анализатора, в каждом разр де пару вторых элементов 19 и 20 запрета, выходы которых образуют выходы разр да, и в каждом младшем разр де пару элементов 21 и 22 ИЛИ, причем в первюм по старшинству разр де информационные входы элементов запрета 19 и 20 перекрестно образуют входы разрйда и соединены с входами элемента И, выход которого соединен с управл ющими входами элементов 19 и 20 запрета своего разр да , а в остальных разр дах элементы 21и 22 ИЛИ параллельно соединены с управл ющими входами элементов 17 и 18 запрета и перекрестно - с выходами элементов 17 и 18 своего разр да, входы элемента И 16 соединены с входами элементов ИДИ 21 и 22 соответственно , а выходы элементов ШШ 21 и 22- с информационными входами элементов 19 и 20 запрета соответственно . Устройство работает следующим образом . В исходном состо нии устройства в регистре 3 единица записана в его первом , не соединенном с другими элементами , разр де, на всех выходах всех элементов низкие потенциалы-. Каждый импульс с, выхода генератора 1 поступает на входы блока регистрации 2 и на вход сдвига регистра 3. При этом первым, импульсом в блоке 2-фиксируетс начало анализа, р в регистре 3 единица сдвигаетс в его второй разр д, в результате чего дешифраторы 5 и 7 преобраззпот входной код в код нижней и верхней границ допустимых реакций анализируемого .блока О, а дешифратор 6 вырабатывает код воздействи на блок. С задержкой во времени С .+ t передник фронтом импульса с выхода элемента задержки 9 открываютс блоки 11, 12 и 13 и коды нижней границы допуска, текущего значени и верхней грани1да допуска реакции диагностируемого блока О поступают одновременно в параллельном коде на выходы многоканальных анализаторов 14 и 15 кодов. По результатам сравнени кодов с выходов блоков 11 . 12, а также блоков 12 и 13, о суще 9Т вл емом элементами 16-22 анапиза р ров 14 и 15 на входах . коммутатора 10 устанавливаютс коды комбинаций и их значений соответственно: 1.0110 - контролируемый параметр ниже пол допуска; 2.0010 - контролируемый параметр на нижней границе пол допуска; 3.1010 - контролируемьй параметр. в поле допуска; 4.1000 - контролируемый параметр на верхней границе пол допуска; 5.loot - контролируемый параметр выше пол допуска. Задним фронтом с элемента задержки 8 коммутатор 10 по его управл ющему входу открываетс на короткое врем , что обеспечивает вывод кода Р езультата контрол с выходов элементов запрета 19 и 20 анализаторов 14 и 15 в блок регистрации 2, а задним фронтом с выхода элемента задержки 9 закрываютс блоки 11, 12 и 13. Следующим импульсом с выхода генератора- 1 готовитс к фиксации следующего результата блок 2, в регистре 3 единица смещаетс в следующий разр д, контролируетс следующий параметр и так до К, равное числу разр дов регистра 3, параметров. При наличии информации о всех К параметрах объекта возможно сделать диагностическое заключение. Дл диагностировани аналоговых объектов входы диагностируемого объекта подключаю через преобразователь .цифра - аналог, а выходы - через преобразователь аналог - цифра. Устройство дл диагностики логических блоков исключает ввод запрещенных стй улирунлцих воздействий, повышает достоверность контрол к диагностики за счет сравнени контролируемых параметров с двум границами их дoпycти влx значений, повышает производительность контрольно-диагностических операций. .The invention relates to devices of discrete automation and computer technology, in particular, to devices for monitoring and diagnosing logical blocks of computers and automation, and can be used for the needs of output quality control of microchips in the course of their production. The purpose of the invention is to increase the reliability of diagnostic information due to the parallel input of both the upper limit of the permissible reactions of the object being diagnosed and its lower limit for each test signal. Figure 1 shows a block diagram of the proposed device for the diagnosis of logical blocks; 2, the same multichannel code analyzer. . The device contains a pulse generator 1, a registration unit 2 connected by a control input with an output of generator 1, a shift register 3, connected by a shift input with an output of generator 1, an OR 4 element connected by inputs with the bit outputs of a shift register 3, the first 5 ,. the second 6 and third 7 decoders connected by inputs to the outputs of the shift register 3, the first delay element 8 connected by the input to the output of the SHSh 4 element, the second delay element 9 connected to the output of the delay element 8, the switch 10 connected by the control input to the output the delay element 8, and the outputs with the information inputs of the registration unit 2, the first 11 ,. second 12 and third 13 blocks of elements And, connected by control inputs with output of delay element 9, information inputs of block 11 of elements And are connected to outputs of decoder 5, outputs of decoder 6 form output buses of the device, information outputs of block 12 elements And form input buses of the device , the outputs of the decoder 7 are connected to the information inputs of the block of 13 elements And, the first multi-channel analyzer 14 codes are connected by the first group of inputs bitwise to the outputs of the block of 11 elements And, the second group of inputs to the outputs the 12 elements And, and the outputs - with the information inputs of the switch 10, the second multi-bit analyzer 15 is connected by one group of inputs parallel to the outputs of the 12 elements And block, another group of inputs - with the outputs of the 13 elements And, and the outputs from the information inputs of the switch 10. Each of the analyzers 14 and 15 contains an Element I 16 in each bit, in each Junior discharge a pair of first prohibition elements 17 and 18, the information inputs of which form the inputs of the corresponding bits of the analyzer, in each bit a pair of second elements 19 and 20 prohibition, the outputs of which form the outputs of the discharge, and in each junior category of a pair of elements 21 and 22 OR, and in the first place of the seniority of the information, the information inputs of the elements of the prohibition 19 and 20 cross-form the inputs of the discharge and are connected to the inputs of the element AND the output of which is connected to the control inputs of prohibitors 19 and 20 of its discharge, while in the remaining bits the elements 21 and 22 OR are connected in parallel with the control inputs of prohibition elements 17 and 18 and crosswise to the outputs of elements 17 and 18 of their discharge, the inputs of the element And 16 connection Yen with inputs of elements IDN 21 and 22, respectively, and outputs of elements SH 21 and 22 with information inputs of elements 19 and 20 of the ban, respectively. The device works as follows. In the initial state of the device in register 3, the unit is recorded in its first, not connected with other elements, bit, at all outputs of all elements low potentials. Each pulse from, the output of the generator 1 is fed to the inputs of the recording unit 2 and to the input of the shift of the register 3. At the same time, the first pulse of the block 2 fixes the beginning of the analysis, p in register 3, the unit shifts to its second bit, resulting in decoders 5 and 7 converts the input code into the code of the lower and upper bounds of permissible reactions of the analyzed block O, and the decoder 6 generates a code of action on the block. With a delay in time C. + t, the front of the pulse from the output of the delay element 9 opens blocks 11, 12 and 13 and the lower tolerance limit codes, the current value and the upper limit of the response tolerance of the diagnosed unit O arrive simultaneously in parallel code at the outputs of the multichannel analyzers 14 and 15 codes. According to the results of the comparison of codes from the outputs of blocks 11. 12, as well as blocks 12 and 13, on the existing 9T, which are elements 16–22 of anapiz pp 14 and 15 at the inputs. the switch 10 sets the codes of the combinations and their values, respectively: 1.0110 — a monitored parameter below the tolerance field; 2.0010 - controlled parameter at the lower limit of the tolerance field; 3.1010 - controllable parameter. in the field of the admission; 4.1000 - controlled parameter at the upper limit of the tolerance floor; 5.loot - controlled parameter above the floor of the tolerance. With the falling edge from the delay element 8, the switch 10 opens for a short time at its control input, which provides the output of the P-control code from the outputs of the inhibit elements 19 and 20 of the analyzers 14 and 15 to the recording unit 2, and the falling edge from the output of the delay element 9 closes blocks 11, 12 and 13. The next pulse from the output of the generator-1 prepares for fixing the next result block 2, in register 3 the unit is shifted to the next bit, the next parameter is controlled and so on to K, equal to the number of bits of register 3, parameters. If there is information about all the parameters of the object, it is possible to make a diagnostic conclusion. To diagnose analog objects, I connect the inputs of the object being diagnosed through a digital converter — an analog, and the outputs — through an analog converter — a digit. A device for diagnostics of logic blocks excludes input of prohibited effects, increases the reliability of the control to diagnostics by comparing the monitored parameters with two limits of their performance of values, improves the performance of control and diagnostic operations. .
flpf/e.rflpf / e.r