SU1166119A1 - Device for checking logic units - Google Patents

Device for checking logic units Download PDF

Info

Publication number
SU1166119A1
SU1166119A1 SU843724431A SU3724431A SU1166119A1 SU 1166119 A1 SU1166119 A1 SU 1166119A1 SU 843724431 A SU843724431 A SU 843724431A SU 3724431 A SU3724431 A SU 3724431A SU 1166119 A1 SU1166119 A1 SU 1166119A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
input
unit
outputs
output
Prior art date
Application number
SU843724431A
Other languages
Russian (ru)
Inventor
Олег Федорович Жуков
Василий Никитович Онищенко
Николай Николаевич Новиков
Юрий Александрович Романенко
Original Assignee
Предприятие П/Я Р-6891
Серпуховское высшее военное командно-инженерное училище ракетных войск им.Ленинского комсомола
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6891, Серпуховское высшее военное командно-инженерное училище ракетных войск им.Ленинского комсомола filed Critical Предприятие П/Я Р-6891
Priority to SU843724431A priority Critical patent/SU1166119A1/en
Application granted granted Critical
Publication of SU1166119A1 publication Critical patent/SU1166119A1/en

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ . ЛОГИЧЕСКИХ БЛОКОВ, содержащее блок задани  режима, блок ввода исходных данных, блок сравнени , труппу элементов И, дешифратор и два коммутатора , причем группы входов первого и второго коммутаторов подключены соответственно к выходным и входным информационным шинам первого и второго коммутаторов, выходы второго коммутатора соединены с входами дешифратора, выходы которого соединены с первыми входами элементов И группы, вторые входы которых соединены с выходом Пуск блока задани  режима, а выходы соединены с первой группой входов блока сравнени , втора  группа входов которогосоединена с выходами регистра, информационные входы которого соединены с выходами блока ввода исходных данных, а вход сброса - с выходом Сброс блока задани -режима , выход Выбор контролируемого блока которого соединен с управл ющими входами первого и второго коммутаторов и блока индикации, отличающеес  тем, что, с целью упрощени  устройства, оно содержит блок дешифрации результатов контрол , входы которого сое (Л динены соответственно с выходами первого коммутатора, элементов И группы, блока сравнени , выходом Выбор контролируемого блока блока задани  режима, выход блока дешифраций результатов контрол  соединен с информационным входом блока индикации ., Од ОдDEVICE FOR CONTROL. LOGICAL BLOCKS, containing a mode setting unit, an input data input unit, a comparison unit, a troupe of elements AND, a decoder and two switches, with the input groups of the first and second switches respectively connected to the output and input information buses of the first and second switches, the outputs of the second switch are connected to inputs of the decoder, the outputs of which are connected to the first inputs of elements AND groups, the second inputs of which are connected to the output of the Start of the mode setting block, and the outputs are connected to the first group of inputs b The second group of inputs is connected to the register outputs, the information inputs of which are connected to the outputs of the input data input block, and the reset input - with the output Reset of the task block — mode, output Selecting the controlled block of which is connected to the control inputs of the first and second switches and the block indication, characterized in that, in order to simplify the device, it contains a decryption unit of control results, the inputs of which are soy (Linene, respectively, with the outputs of the first switch, elements And groups , The comparison unit output selector controlled mode specifying unit block, the output results of decoding control unit is connected to an information input display unit., Od Od

Description

I Изобретение относитс  к вычисл1Г тельной технике и может быть использовано при функциональном диагностировании п -выходной аппаратуры , при И 1. Целью изобретени   вл етс  упрощение устройства, т.е. повышение его надежнбсти. На фиг. 1 представлена блок-схема предлагаемого устройства, на фиг. 2 - схема блока депв рации результатов контрол . Устройство содержит (фиг. 1) контролируемый блок 1, второй комму татор 2, первый коммутатор 3, дешиф ратор 4, группу элементов И 5, блок 6 сравнени , регистр 7, дешифратор 8, блок 9 задани  режима, блок 10 дещифрации результатов конт рол , блок И индикации, узел 12 ввода исходных данных, узел 13 сброса, узел 14 пуска, узе  15 выбора контролируемого блока, блок 16 ввода исходных данных, входные и формационные шины 17, выходные инфо мационные шины 18, выходы 19 первог коммутатора, первый 20, второй 21, третий 22 и четвертый 23 входы и вы ход 24 блока 10.дешифрации результа тов контрол . Блок 10 дешифрации результатов контрол  (фиг. 2) содержит злементы И 25-30, элемент ИЛИ 31 и сумма тор 32 по модулю два. Количество элементов И 25-30 определ етс  количеством контролируемых блоков 1, т.е. если контролируемых блоков 1 три, то групп элементов И 25-27 три. При контроле первого контролируемого блока 1 н входы элементов И 25-27 поступает информаци  с трех выходов контролируемого блока 1, на которых выходна  функци , при поступлении i -го входного набора провер ющего теста на вход 20, принимает значение, эквивалентное логическому нулю или логической единице. Так, например, если выбран первый контролируемый блок 1, то на вход 22-1 поступает сигнал, эквивалентный логической ед нице на входах элементов И 25-27. Если провер ющий тест дл  первого контролируемого блока 1., имеющего шесть выходов, включает входные воздействи  с весовыми состо йи ми четьфе,шесть и семь, то при поступл нии входного воздействи  с весовым 192 состо нием четыре на шине 20-4 по вл етс  сигнал, эквивалентный логической единице. На этом входном воздействии с первого, второго и третьего выходов контролируемого блока 1 должен вьщаватьс  сигнал, эквивалентный логической единице, который поступает на входы 23-1, 23-2 и 23-3. Так как входное воздействие с весовым состо нием четыре входит в провер ющий тест, то на входе 21 присутствует сигнал, эквивалентный логической единице. В этом случае выходной сигнал элемента И 25.через , элемент ИЛИ 3 поступает на второй вход сумматора 32 по модулю два. Так как на входе 21 присутствует сигнал, эквивалентный.логической единице, который поступает на первый вход сумматора 32 по модулю два, то с выхода 24 поступает сигнал, эквивалентный логическому нулю. В противном случае, если с выхода элемента И 25 при наличии сигнала, эквивалентного логическому нулю на шине 21, поступает сигнал, эквивалентный логическому нулю, то с выхода сумматора 32 по модулю два поступает сигнал, эквивалентный логической единице. Этот сигнал свидетельствует о наличии неисправности контролируемого блока 1. На выходе элемента И 26 сигнал, эквивалентный логический единице, присутствует при поступлении входного воздействи  с весовым состо нием шесть на вход 20-6, вход щего в провер к ций тест (т.е. имеетс  сигнал, эквивалентный логической единице на входе 21), а также при наличии выходных сигналов, эквивалентных нулю, которые поступают на входы 23-1, 23-2 и 23-4. На выходе элемента И 27 сигнал, эквивалентный логической единице присутствует тогда, когда поступает седьмое входное воздействие на вход 20-7, вход щее в провер ющий тест (т.е. имеетс  сигнал, эквивалентньй логической единице на входе 21), а также присутс вуют сигналы на входах 23-4, 23-5 и 23-6. Таким образом, контролем охвачены все выходы контролируемого блока 1. Контроль работоспособности остальных схем производитс  аналогично, при поступлении соответствующего управл ющего сигнала на вход 22. 3 Устройство работает следующим образом . Дл  контрол  комбинационной схемы вычисл етс  (табличным или аналитическим методом) провер ющий тест. С помощью узла 12 ввода исходных данных через дешифратор 8 в регистр 7 последовательно записываютс  единицы, которые соответствуют весам состо ний входных тестовых воздействий. Так, если провер ю щий Tec-f содержит входные воздейст ви  с весовым состо нием Т 4 6- 7, то в четвертый, шестой и седьмой разр ды регистра 7 последовательно записываютс  единицы, .что соответствует выбранному тесту. С помощью узла 15 выбора контролируемой схемы происходит, через коммутаторы 2 и 3 подключение контролируемого блока 1 к устройству контрол . Одновременно поступает сигнал на вход 22 блока 1 дешифрации результатов контрол . По этому сигналу происходит выбор соот ветствующей группы элементов И 25-27 (или элементов И 28-30). Выходной сигнал с узла 15 выбора контролируе мой схемы поступает также на блок 1 индикации, который фиксирует номер выбранного блока 1. Выходные сигнал с регистра 7 поступают в блок 6, подготавлива  его к работе. Блок 6 сравнени  предназначен дл  вьщепени множества входных наборов воздействий , которые вход т в выбранный про вер ющий тест; При этом блок 6 выдает сигнал, которьй поступает на второй вход 21 блока 10 дешифрации результатов контрол . С поступлением этого сигнала блок IX) дешифрации результатов контрол  осуществл ет сравнение сигналов на выходах контролируемого блока 1. Дл  пуска устройства необходимо с помощью узла 14 пуска подать команду на группу элементов И 5, подготавлива  их к открытию. При реализации рабочей 19 ,4 программы, поступающей по шинам 17 на вход контролируемого блока 1, выбранной с помощью узла 15, подаютс  рабочие входные воздействи , среди которых есть и входные воздействи , вход щие в провер ющий тест.Рабочие входные воздействи  одновременно поступают на вход контролируемого блока 1 и на вход дешифратора 4. Выходной сигнал с дешифратора 4, через группу элементов И 5, поступает на вход блока 6 сравнени . В случае, если вес состо ни  входного воздей;стви  входит В провер юпщй тест, ;записанный в регистр 7, то с блока 6 сравнени  поступает сигнал на второй вход 21 блока 10 дешифрации результатов контрол . Блок 10 дешифрации результатов контрол  по этому сигналу осуществл ет сравнение значений выходных сигналов контролируемого блока 1, которые на данном тестовом наборе должны иметь одинаковые значени  (эквивалентные логическому нулю или логической единице ) . В случае, если эти сигналы совпадают на данном наборе входных воздействий (вход .щем в провер ющий тест), то на выходе 24 блока 10 дешифрации результатов контрол  сигнал отсутствует, а если не совпадают , то вьдаетс  сигнал,.эквивалентный логической единице, который свидетельствует о наличии неисправности контролируемого блока 1. Дл  подключени  и проверки другого контролируемого блока 1 необходимо подать управл ющие воздействи  с узла 15 выбора коммутационной схемы на коммутаторы 2 и 3 и на вход 22 блока 10 дешифрации результатов контрол . С помощью узла 13 сброса необходимо сбросить информацию, записанную-в регистре 7, и записать аналогично новую тестовую информацию , соответствующую новому контролируемому блоку 1. Далее процесс контрол  аналогичен.I The invention relates to a computational technique and can be used in the functional diagnosis of p-output equipment, with AND 1. The purpose of the invention is to simplify the device, i.e. increasing its reliability. FIG. 1 shows a block diagram of the proposed device; FIG. 2 is a diagram of the depot of the control results. The device contains (Fig. 1) monitored block 1, second switch 2, first switch 3, decoder 4, group of elements And 5, block 6 of comparison, register 7, decoder 8, block 9 of setting the mode, block 10 of decrypting the results of control , block And indications, input data input unit 12, reset node 13, start node 14, monitored unit selection node 15, source data input block 16, input and formation buses 17, output info buses 18, first switch outputs 19, first 20 , second 21, third 22 and fourth 23 inputs and output 24 blocks 10. decoding of the result com control Block 10 of decoding the control results (Fig. 2) contains elements 25-30, element OR 31 and the sum of a torus 32 modulo two. The number of elements And 25-30 is determined by the number of controlled blocks 1, i.e. If there are 1 controlled blocks, then the groups of elements 25-27 are three. When the first monitored block 1 is monitored, the inputs of the elements 25-27 receive information from the three outputs of the monitored block 1, on which the output function, when the i -th input set of the checking test arrives at input 20, takes a value equivalent to logical zero or logical one . So, for example, if the first controlled block 1 is selected, then the input 22-1 receives a signal equivalent to a logical unit at the inputs of AND 25-27 elements. If the testing test for the first monitored block 1., which has six outputs, includes input actions with weight states four, six and seven, then when the input action arrives with weight 192 condition four on the bus 20-4, equivalent to a logical unit. At this input action from the first, second and third outputs of the monitored unit 1, a signal equivalent to the logical unit, which is fed to the inputs 23-1, 23-2 and 23-3, must be made. Since the input action with a weight state of four is included in the checking test, then at input 21 there is a signal equivalent to a logical one. In this case, the output signal of the element And 25. through, the element OR 3 is fed to the second input of the adder 32 modulo two. Since at the input 21 there is a signal equivalent to the logical unit that arrives at the first input of the adder 32 modulo two, then the output 24 receives a signal equivalent to a logical zero. Otherwise, if from the output of the element 25 and in the presence of a signal equivalent to logical zero on the bus 21, a signal is received equivalent to logical zero, then from the output of the adder 32 modulo two receives a signal equivalent to logical one. This signal indicates the presence of a fault in the monitored block 1. At the output of element 26, a signal equivalent to a logical one is present when the input action arrives with a weight state of six at input 20-6, which is included in the test test (i.e. a signal equivalent to a logical unit at input 21), and also in the presence of output signals equivalent to zero, which are fed to the inputs 23-1, 23-2 and 23-4. At the output of element 27, a signal equivalent to a logical unit is present when the seventh input action arrives at input 20-7, which enters the testing test (i.e., there is a signal, equivalent to a logical unit at input 21), as well as signals at inputs 23-4, 23-5 and 23-6. Thus, the control covers all the outputs of the monitored unit 1. The health of the remaining circuits is monitored in the same way as the corresponding control signal arrives at the input 22. 3 The device operates as follows. To control the combinational circuit, a verification test is computed (by tabular or analytical method). Using the source data input unit 12, the decoder 8 registers in unit 7 successively the units that correspond to the weights of the states of the input test effects. Thus, if the verifier Tec-f contains input influences with a weight state of T 4 6-7, then units 4, 6, and 7 of the register 7 are successively recorded in the fourth, sixth, and seventh form, which corresponds to the selected test. With the help of the node 15 of the choice of the controlled scheme occurs, through the switches 2 and 3, the controlled unit 1 is connected to the control device. At the same time, a signal arrives at the input 22 of the block 1 of the decoding of the control results. This signal is used to select the corresponding group of elements AND 25-27 (or elements 28-28). The output signal from the node 15 of the selection of the monitored circuit also goes to the display unit 1, which fixes the number of the selected block 1. The output signal from the register 7 goes to block 6, preparing it for operation. Comparison unit 6 is designed to eliminate a set of input sets of actions that are included in the selected testing test; In this case, block 6 generates a signal that is fed to the second input 21 of block 10 of decoding the results of the control. With the arrival of this signal, the block IX) decoding the results of the control compares the signals at the outputs of the monitored block 1. To start the device, it is necessary to send a command to the group of elements And 5 using the start node 14, preparing them for opening. When implementing the working program 19, 4, coming through the tires 17 to the input of the monitored unit 1, selected with the help of node 15, the working input actions are given, among which are the input actions included in the testing test. The working input actions simultaneously arrive at the input controlled block 1 and to the input of the decoder 4. The output signal from the decoder 4, through a group of elements And 5, is fed to the input of the block 6 of the comparison. In the event that the weight of the input stress condition is included in the verification test, recorded in register 7, then from the comparison block 6 a signal is received at the second input 21 of the control interpretation decoding 10 block 10. The unit 10 for decoding the control results for this signal compares the output values of the monitored unit 1, which in this test set should have the same values (equivalent to a logical zero or a logical one). If these signals coincide at a given set of input actions (input into the test test), then the output 24 of the decoding unit 10 of the control results does not have a signal, and if they do not match, then a signal equivalent to the logical unit appears, which indicates on the presence of a malfunction of the monitored unit 1. To connect and test another monitored unit 1, it is necessary to apply control actions from the node 15 of the selection of the switching circuit to the switches 2 and 3 and to the input 22 of the unit 10 to decrypt the control results. Using the reset node 13, it is necessary to reset the information recorded in register 7 and to write down similarly new test information corresponding to the newly controlled block 1. Then the process of control is similar.

гоgo

Фиг. 2FIG. 2

Claims (1)

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ, содержащее блок задания режима, блок ввода исходных данных, блок сравнения, группу элементов И, дешифратдр и два коммутатора, причем группы входов первого и второго коммутаторов подключены соответственно к выходным и входным информационным шинам пер- . вого и второго коммутаторов, выходы второго коммутатора соединены с входами дешифратора, выходы которого соединены с первыми входами элементов И группы, вторые входы которых соединены с выходом Пуск блока задания режима, а выходы соединены с первой группой входов блока сравнения, вторая группа входов которого’соединена с выходами регистра, информационные входы которого соединены с выходами блока ввода исходных данных, а вход сброса - с выходом Сброс блока задания режима, выход Выбор контролируемого блока которого соединен с управляющими входами первого и второго коммутаторов' и блока индикации, отличающееся тем, что, с целью упрощения устройства, оно · содержит блок дешифрации результа- 7 тов контроля, входы которого соединены соответственно с выходами первого коммутатора, элементов И группы, блока сравнения, выходом Выбор контролируемого блока блока задания режима, выход блока дешифраций результатов контроля соединен с информационным входом блока индикации .DEVICE FOR MONITORING LOGIC BLOCKS, comprising a mode setting unit, an input data input unit, a comparison unit, a group of AND elements, a decoder and two switches, the input groups of the first and second switches being connected respectively to the output and input information buses per. of the second and second switches, the outputs of the second switch are connected to the inputs of the decoder, the outputs of which are connected to the first inputs of elements AND groups, the second inputs of which are connected to the output of the Start block of the mode set, and the outputs are connected to the first group of inputs of the comparison unit, the second group of inputs of which is connected with the outputs of the register, the information inputs of which are connected to the outputs of the input data input unit, and the reset input - with the output and the inputs of the first and second switches' and the display unit, characterized in that, in order to simplify the device, it contains a decryption unit for the results of control 7, the inputs of which are connected respectively to the outputs of the first switch, elements AND groups, comparison unit, output Choice of the monitored unit of the mode setting unit, the output of the unit for deciphering the results of the control is connected to the information input of the display unit. SU.... 1166119SU .... 1166119 II 1166119 21166119 2
SU843724431A 1984-04-11 1984-04-11 Device for checking logic units SU1166119A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843724431A SU1166119A1 (en) 1984-04-11 1984-04-11 Device for checking logic units

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843724431A SU1166119A1 (en) 1984-04-11 1984-04-11 Device for checking logic units

Publications (1)

Publication Number Publication Date
SU1166119A1 true SU1166119A1 (en) 1985-07-07

Family

ID=21112759

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843724431A SU1166119A1 (en) 1984-04-11 1984-04-11 Device for checking logic units

Country Status (1)

Country Link
SU (1) SU1166119A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 661552, кл. G 06 F 11/00, 1976. Авторское свидетельство СССР 1048476, кп. G 06 F.11/00, 1981. *

Similar Documents

Publication Publication Date Title
EP0023413B1 (en) Single chip microprocessor having means for selectively outputting instruction decoder control signals
JPH0536753B2 (en)
SU1166119A1 (en) Device for checking logic units
US4283720A (en) Apparatus for monitoring the operation of electronic equipment
US5327362A (en) System for detecting a runaway of a microcomputer
US3573445A (en) Device for programmed check of digital computers
US6256761B1 (en) Integrated electronic module with hardware error infeed for checking purposes
JPS61262856A (en) Testing circuit
JPH0297115A (en) Timer test system
SU1599860A2 (en) Device for monitoring functioning of logic modules
SU1105944A1 (en) Storage with self-check
SU1149265A1 (en) Device for generating tests for making diagnosis of digital units
SU1102070A1 (en) Redundant three-channel majority device
SU769493A1 (en) Device for diagnosis of faults of discrete objects
SU390479A1 (en) MEASURING DIAGRAM FOR VERIFICATION OF INSTALLATION OF ELECTRIC HARNESS
SU1164708A1 (en) Device for diagnostic checking of logic units
SU1297018A2 (en) Device for setting tests
SU1103240A1 (en) Majority-reserved device having controllable structure
SU766053A1 (en) Majority-redundancy flip-flop
RU2051408C1 (en) Device for convolution by variable modulo
SU1674133A1 (en) Faults simulator
SU1195351A1 (en) Device for exchanging information between microcomputer and peripherals
SU1270774A2 (en) Device for separating residue with respect to variable modulus
SU896597A1 (en) Devce for communication of monitored objects with monitoring system
SU1755283A1 (en) Device for simulating malfunctions