SU1160289A1 - Устройство для умножения в избыточной четверичной системе .счисления - Google Patents

Description

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах различного назначения .

Известно устройство, предназначенное для реализации операции умножения в параллельном двоичном коде, содержащее два регистра, сумматор и формирователь частичных произведений причем выход первого регистра соединен через формирователь частичных произведений с входом сумматора, выход второго регистра соединен с вторым входом формирователя частичных произведений р].

Однако устройство имеет малое быстродействие.

Известно также устройство умножения, основанное на обработке за один шаг умножения четырех разрядов множителя, содержащее четыре регистра, сумматор, два запоминающих устройства, счетчик, устройство управления, причем выход первого запоминающего устройства через первый регистр со-< единен с входом сумматора, выход третьего регистра - с входом четвер5 того регистра и через второй регистр с входом сумматора, выход сум·· матора соединен с входами первого запоминающего устройства и входами третьего и четвертого регистров, второй выход первого запоминающего устройства соединен с входом второго запоминающего устройства, выход второго запоминающего устройства с входом счетчика и устройства управления [2Д..

. Однако устройство требует очень большого расхода оборудования и име• ет недостаточное быстродействие. Наиболее близким к изобретению

по технической сущности является устройство для умножения в избыточной двоичной системе, содержащее

3

1160399 4

четыре регистра, схему анализа знака, коммутатор, схему умножения, сумматор, причем входы первого и второго регистров и схем анализа знаков соединены с входами'устройства, 5 выходы первого и второго регистров через схему умножения и коммутатор с входами сумматора, выход схем анализа знака соединен с вторым входом коммутатора, выход суммато- 10 ра - с входом третьего регистра, выходы третьего регистра - с' входом четвертого регистра, входом суммато- , ра и выходом устройства, выходы четвертого регистра - с входами суммато- 15 ра и выходом устройства £31.

Однако известное устройство предназначено для обработки последовательных кодов, имеющих в настоящее время более чем ограниченное приме- 20 нение, за один цикл умножения обрабатывается один двоичный разряд множителя, что приводит к малому быстродействию устройства.

Кроме того, устройство умножения 25 требует большого расхода оборудования ,

Целью изобретения является повышение быстродействия.

Поставленная цель достигается ^0

тем, что в устройство для умножения в избыточной четверичной системе счисления, содержащее регистр множителя, регистр множимого, причем информационные входы регистров мно- 35 жителя и множимого соединены соответственно с входами множителя и множимого устройства, введены И табличных формирователей произведений (И — число разрядов' регистров мно- <0 жимого и множителя) и сумматор в' четверичной, системе счисления, причем группа выходов старшего разряда регистра множителя соединена с первой группой информационных входов 45 ' __ И табличных формирователей произведений, вторая группа информационных ι входов 4 -го табличного формирователя произведений соединена с группой выходов 1 -го разряда, регистра мно- 50 жимого соответственно (4=1,2,...,11), первая группа выходов / -го табличного формирователя произведений (^-1,2,,..,К)-1) соединена с третьей группой информационных входов ,55 К-го табличного формирователя произведений (К =2,3,...,П), сумматор в четверичной системе счисления содержит (П+1) одноразрядных четверичных комбинационных сумматоров и (и+1) одноразрядных регистров, причем первая группа информациойных входов одноразрядных четверичных .комбинационных сумматоров соединена с группой выходов соответствующих одноразрядных четверичных регистров , группа выходов суммы к-го одноразрядного четверичного комбинационного сумматора соединена с группой входов Ь -го одноразрядного четверичного регистра (& =2,3,..., ,Й+1) соответственно, а группа выходов переноса - с группой входов переноса 2- -го одноразрядного четверичного комбинационного сумматора, вторая группа выходов первого таблйч ного формирователя произведений соединена с группой входов первого одноразрядного четверичного регистра сумматора в четверичной системе счисления, а вторая группа выходов К~го табличного формирователя произведений соединена с второй группой, информационных входов £ -го одноразрядного четверичного комбинационно- го сумматора в четверичной системе счисления, первая группа выходов И-го табличного формирователя произведений соединена с второй группой информационных входов л -го одноразрядного четверичного.комбинационно-. го сумматора в.четверичной системе счисления, группа выходов <И + 1)-го

одноразрядного четверичного комбинационного сумматора в четверичной системе счисления соединена с группой входов младшего разряда регистра" множителя, группы выходов разрядов которого соединены с первым выходом устройства, второй выход которого соединен с группами выходов п одноразрядных четверичных регистров.

Кроме токо одноразрядный четверичный комбинационный сумматор- содержит комбинационный формирователь суммы, комбинационный формирователь переноса, элемент И, двоичный двухрязрядный сумматор, причем первая и вторая группы информационных входов двоичного двухразрядного сумматора соединены с первой и второй группами входов комбинационного формирователя переноса соответственно и входами двух младших бит четверичной цифры первой и второй групп одноразрядного четверичного комби5

1160399 6

нац'ионного сумматора, входы старше- го бита четверичной цифры первой и второй групп которого соединены с второй группой входов комбинационного формирователя переноса, третья 5 группа входов которого соединена с выходом элемента И и выходом переноса двоичного двухразрядного сумматора, первый и второй выходы суммы которого соединены с первым Ю и вторым входами элемента И и первым и вторым входами комбинационного формирователя суммы соответственно, третий вход которого соединен с выходом элемента И, а четвертый и пя- 15 тый входы - с группой входов переноса С -го одноразрядного четверичного комбинационного сумматора (2 =2,

3,... ,П+1), группа выходов переноса комбинационного формирователя переноса соединена с группой входов переноса ι -го одноразрядного четверичного комбинационного сумматора (4 = 1,2,...,17), группа выходов комбинационного формирователя суммы соединена с группой выходов т -го одноразрядного четверичного комбинационного сумматора (гп=1,2,.. ., η +1) .

На фиг.1 представлена структурная схема устройства для умножения в из- ^0 быточной четверичной системе счисления*, на фиг.2 - схема сумИатора в четверичной системе счисления,’ на фиг.З - схема одноразрядного четверичного комбинационного сумма- 35 тора.

Устройство для умножения (фиг.1) содержит вход 1 множителя устройства, вход 2 множимого устройства, регистр 3 множителя, регистр 4 мно- 40 жимого, табличные формирователи 58 произведений, сумматор 9 в четверичной системе счисления, первый 10 и второй 11 выходы.

Сумматор’ в четверичной системе 45 счисления (фиг.2) содержит одноразрядные четверичные комбинационные сумматоры 12-16, одноразрядные четверичные регистры 17-21, входы 2236 и выходы 37-54. 50

Одноразрядный четверичный комбинационный сумматор (фиг.З) содержит двоичный двухразрядный сумматор 55, элемент И 56, комбинационный формирователь 57 суммы, комбинацион- 53 ный формирователь 58 переноса, входы 59-61 четверичной цифры первого слагаемого и входы 62-64 второго слагаемого, входы 65 и 66 переноса из младшего разряда комбинационного формирователя. 57 суммы, выходы 67 и 68 переноса в старший разряд комбинационного формирователя 58 переноса и выходы 69-71 суммы комбинационного формирователя 57 суммы.

Устройство работает следующим образом.

С входа 1 множитель записывается в регистр 3, с входа 2 - множимое в регистр 4. Сомножители представлены в избыточном четверичном коде, цифры которого кодируются в избыточ-

ном четверичном	коде следующим об-
разом:
четверичная	её двоичное
цифра	изображение
0	000
+ 1	001
+2	010
ч +3	011
-1._	1,1.1
-2	110

Тайим образом, четверйчная цифра представляется в виде двоичной триады. Старший разряд триад кодирует знак цифры, два последующих саму цифру.

Старшая цифра множителя с выхода старшего разряда регистра 3 поступает на информационные входы первой группы табличных формирователей

5- 8 произведений. На информационные входы второй группы табличных формирователей 5-8 произведений поступает соответствующая четверичная цифра множимого из регистра 4. В табличных формирователях 5-8 произведений формируются двухразрядные четверичные произведения. Младшие разряды этого произведения с выходов второй группы выходов табличных формирователей произведений поступают в первый, второй, ..., (И -1)-й разряды сумматора 9 соответственно и записываются в него. Вторые цифры этих произведений с выходов первой группы табличных формирователей 5-7 произведений поступают на информационные входы третьей группы табличных формирователей 6-8 произведений соответственно.

Код в табличных формирователях

6- 8 записывается в соответствии с таблицей.

Очевидно, что старшая цифра произведения может принимать значения

7 160.399 , ⁸

0, +1, +2, -1, -2. Старшая цифра произведения, сформированного в табличном формирователе 8 произведений, поступает в (М+1)—й разряд сумматора 9 и записывается в него одновремен- 5 но с записью младших цифр произведения .

Запись в одноразрядные регистры сумматора 9 производится со Сдвигом на один разряд в сторону старших 10

разрядов, т.е. запись совмещается ' со сдвигом. Одновременно производится сдвиг на один разряд в сторону старших разрядов множителя в регистре

3. На этом первый дикл умножения за- 15 канчивается.

Во втором цикле аналогично первому на выходах табличных формирователей произведений формируется второе частичное произведение, которое поступа~20 ет на входы сумматора, суммируется в нем со сдвинутым первым частичным произведением и записывается в одноразрядный регистр сумматора 9 со сдвигом. Содержимое регистра 3 одновре- 25 менно сдвигается.

Формирование очередного частичного произведения происходит в одно- >· разрядных комбинационных четверичных сумматорах 12-16 сумматора 9 сле-₃₀ дующим образом.

Четверичная цифра первого слагаемого поступает на входы 59-61 одноразрядного четверичного комбинационного сумматора. Цифра второго елагаемого - на входы 62-64. Младшие биты четверичных, цифр с входов 59,

60 и 62, 63 поступают на входы двоичного двухразрядного сумматора 55, формирующего двухбитовую сумму и пе- ₄₀ ренос. Выходы суммы поступают на. входы элемента И 56 и входы комбинационного формироватёля 57 суммы. Третий вход комбинационного формирователя 57 суммы соединен с выходом элемента И 56. Четвертый и пятый.входы комбинационного формирователя суммы соединены с входами 65 и 66, на которые поступает перенос из младшего четверичного разряда, который может д₀

принимать значения 0,+1,-1.

* .

Комбинационный формирователь 57 суммы формирует четверичную сумму на выходах 69-71„ Если обозначить младший, второй и третий разряды этой 55 суммы через Ζ1, Ζ2, Ζ3 соответственно, младший и второй выходы сумматора 55 через 51 и 52, выход элемента И 56 через 53 сигналы переноса, поступающие на входы 65 и 66 - через П \ П" соответственно, то комбинированный формирователь суммы 'описывается _системой _булевых функций Ζ1 = 1 νΠ~&53&81 νΠ⁺&83&31;

Ζ2=Ζ3νΠ'&δ3&52νΠ⁺&53Α5ί·,

Ζ3=Π⁺&53ντΓ&52&5ί.

Входы 59-64, выход элемента И 56 и выход переноса сумматора 55 соединаны с входами комбинационного фор· мирователя 58 переноса, формирующего перенос в старший разряд. Если обозначить перенос в старший разряд, равный +1, формирующийся на выходе 68, через перенос, равный -1,

формирующийся на выходе 67, через Ц/_т , биты первого слагаемого - XI, Х2, ХЗ, биты второго слагаемого У1, У2, УЗ, переменную на выходе эле¹ мента И 56 через 53, сигнал переноса, формируемого в сумматоре 55 через Р, комбинационный формирователь переноса описывается булевыми выраже НИЯМИ _ _ _

π£=Υ3&Χ3&ΡνΥ3&χ3&53; _ _ _

П~=Χ3&Υ3νΥ3&Υ1&Х2&Х1УХЗ&Х1&Υ2&Υ1.

Таким образом, выполняется η циклов. Старшие разряды сформированного произведения, выталкиваемые из сумматора 9 записываются в освобождающиеся разряды регистра 3. После выполнения п циклов умножения в регистре 3 оказывается старшая часть произведения,в сумматоре 9 -младшая.

С выходов регистра 3 и сумматора 9 полученное произведение поступает на выходы 10 и 11 устройства.

В предлагаемом устройстве для перемножения П -разрядных четверичных. чисел требуется выполнить^-’П операций сложения.

¹ В известном устройстве для представления чисел такого же диапазона необходимо 2 П избыточных двоичных разрядов» Для формирования произведения в 2 η -разрядном сумматоре необходимо выполнить 4 η операций сложения. Сумматоры предлагаемого устройства и известного работают в избыточных кодах и время суммирования можно полагать равным.

Таким образом, быстродействие предла гаемого устройства в 4 раза выше.

'‘ ""Кроме того, предлагаемое устройство по расходу оборудования экономичнее известного примерно на 45%.

Claims (3)

1. УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ В ИЗБЫТОЧНОЙ ЧЕТВЕРИЧНОЙ СИСТЕМЕ .СЧИСЛЕНИЯ, содержащее регистр множителя, регистр множимого, причем информационные входы регистров множителя и множимого соединены соответственно с входами множителя

и множимого устройства, о т л и ч а ю щ е е с я тем, что, с целью . повышения быстродействия^ в него введены И табличных формирователей произведений (И - число разрядов регистров множителя и множимого) и сумматор в· четверичной системе счисления, причем группа выходов старшего разряда регистра множителя соединена с первой группой информационных входов табличных формирователей произведений, вторая группа информационных входов 4 —го табличного' формирователя произведений соединена с группой выходов 4 -го разряда регистра множимого соответственно (4 =1

,2,.,. ,ц), первая группа выходов _г} -го табличного формирователя произведений (^-=1,2,. ,. ,п-1) соединена с третьей группой информационных входов К -го табличного формирователя произведений (К =2.,

3,...,0), сумматор в четверичной системе счисления содержит (л + 1) одноразрядных четверичных, комбинационных сумматоров и ¢1+1) одноразрядных регистров, причем первая группа информационных входов одноразрядных четверичных комбинационных сумматоров соединена с группой выходов соответствующих одноразрядных четверичных регистров, группа выходов суммы 4-го одноразрядного .3 четверичного комбинационного сумматора соединена с группой входов £- . £

го одноразрядного четверичного ре- л гистра (£=2,3,,..,и +1) соответственно, группа выходов переноса с группой входов переноса &-го одноразрядного четверичного комбинационного сумматора, вторая группа выходов, первого табличного формирователя произведений соединена с группой входов первого одноразрядного четверичного регистра сумматора в четверичной системе счисления,

а вторая группа выходов К -го табличного формирователя произведений соединена с второй группой информационных входов 3 -го одноразрядного четверичного комбинационного сумматора в четверичной системе счисления ,· первая группа выходов И -го табличного формирователя произведений соединена с второй группой инфор· мационных входов П -го одноразрядного четверичного комбинационного

о

со

со

со

>

сумматора в четверичной системе счисления, группа выходов 01+1.)-го одноразрядного четверичного комбинационного сумматора в четверичной системе счисления соединена с группой входов младшего регистра множителя, группы выходов разрядов которого соединены с первым выходом устройства, второй выход которого соединен с группами выходов Л одноразрядных четверичных регистров.

' 2_Г Устройство поп.1, отлич а ю щ е е с я тем, что одноразрядный четверичный комбинационный сумматор содержит комбинационный .· ‘формирователь суммы,комбинационный формирователь переноса, элемент И, двоичный двухразрядный сумматор, причем первая и вторая группы информационных входов двоичного двухразрядного сумматора соединены с первой и второй группами входов комбинационного формирователя переноса соответственно и входами двух младших бит четверичной цифры первой и второй групп одноразрядного четверичного комбинационного сумматора, вхо1160399

ды старшего бита четверичной цифры первой и второй групп которого соединены с второй группой входов комбинационного формирователя переноса, третья группа входов которого соединена с выходом элемента И и выходом переноса двоичного двухразрядного сумматора, первый и второй выходы суммы которого соединены с первым и вторым входами элемента И и первым и вторым входами комбинационного формирователя суммы соответственно, третий вход которого соединен с выходом· элемента И, а четвертый и, пятый входы - с груйпой входов переноса &-го одноразрядного четверичного комбинационного сумматора (£=2,3,... Л+1), группа выходов переноса комбинационного формирователя переноса соединена с группой входов переноса 1-го одноразрядного четверичного комбинационного сумматора (1=1,2,... Л),группа выходов комбинационного формирователя суммы соединена с группой выходов гп -го одноразрядного четверичного комбинационного сумматора (Л1=1,2,...,Л +1).