SU1144102A1 - Устройство дл вычислени пор дковых статистик последовательности @ @ -разр дных двоичных чисел - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОРЯДКОВЫХ СТАТИСТИК ПОСЛЕДОВАТЕЛЬНОСТИ п т-РАЗРЯДНЫХ ДВОИЧНЫХ ЧИСЕЛ, содержащие п т-разр дных регистров и групп элементов И, п т-входовых элементов ИЛИ, п триггеров, п. элеиентов ИСКЛЮЧАЩЕЕ ИЛИ, причем выходы регистров поразр дно соединены с первыми входами Элементов И соответствующей группы, выходы которых соединены с входами соответствующего твходового элемента ИЛИ, а входы установки триггеров в 1 - с входом сброса устройства, вторые входы одноименных элементов И всех групп подключены к соответствующим шинам управлени  поразр дным сравнением, третьи входы элементов И каждой группы соединены с выходами соответствующих триггеров, выходы т-входовых элементов ИЛИ соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых объединены, а выходы соединены с входами установки в ноль соответствующих триггеров, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства путем обеспечени  вычислени  любой заданной пор дковой статистики последовательности чисел, в него введены управл ющий т-входовый элемент ИЛИ, сумматор, регистр порога, элемент НЕ, сумматор дл  сложени  п одноразр дных чисел, входы которого соединены с выходами соответствующих т-входовых элементов СЛ ИЛИ, а выходы - с первой группой входов сумматора, втора  группа входов которого подключена к выходам регистра порога, установочные входы которого соединены с выходами разр дов сумматора, выход знакового разр да которого подключен к входу управлени  записью регистра порога и вхо4 ду элемента НЕ, выходкоторого подключен к вторым входам всех элементов ИСКЛЮЧАЩЕЕ ИЛИ и  вл етс  выходом устройства, вход синхронизации сумматора соединен с выходом управл ющего т-входового элемента ИЛИ, входы которого подключены к шинам управлени  поразр дным сравнением.

Description

Изобретение относитс  к вычислительной технике и технической кибернетике и может быть использовано в системах цифровой обработки одномерных и двумерных сигналов (изображе НИИ), например, дл  медианной фильтрации сигналов с целью подавлени  шума.

Пор дковой статистикой последовательности из п чисел, имеющей номер N, называют то число, дл  -которого существует ровно N-1 чисел, меньших или равных ему по величине, и ровно (n-/N-1/) чисел, больших или равных ему из данной последовательности. Примером пор дковых статистик, часто используемых при обработке и распознавании сигналов,  вл ютс  медиана, минимальный или максимальный элементы последовательности,

Известно устройство дл  определени  медианы, содержащее источник чисел , блок управлени , блоки анализа чисел, элемент И, линии задержки, ключи, элементы неравнозначности, цифровые компараторы, элементы И, регистры, элементы ИЛИ lj ,

Недостатками этого устройства  вл ютс  его сложность и малое быстродействие вследствие последовательного сравнени  чисел дл  определени 

медианы. I

Наиболее б 1изким по техническому

решению к предлагаемому устройству  вл етс  устройство дл  выделени  экстремального числа из п т-разр дны двоичных чисел, содержа1цее п т-разр дных регистров дл  хранен и  двоичных чисел, m п-трехвходовых элементо И,п т-входовь х элементов ШШ, п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, п триггеров п входовый элемент ИЛИ, причем выходы регистров поразр дно соединены с первыми входами элементов И соответствующей группы, выходы которых .соединены с входами соответствующего п-входового элемента ИЛИ, входы установки триггеров в единицу - с входом сброса устройства, вторые входы одноименных элементов И всех групп соединены с соответствующими шинами управлени  поразр дным сравнением устройства, третьи входы элементов И каждой группы соединены с выходами соответствующих.триггеров и с выходами кода номера регистра, содержащего экстремальное число устройства , выходы т-входовых элементов ИЛИ

соединены с первыми вход ми соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ . и с соответствующими входами п-входового элемента ИЛИ, выход которогосоединен с вторыми вход ми элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и  вл етс  выходом кода- экстремального числа устройства выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с нулевыми входами соответствующих триггеров z .

Однако устройство позвол ет вычисл ть только. ДВР. пор дковые статистики , а именно максимум или минимум в то врем  когда при обработке сигналов требуетс  вычисл ть и другие пор дковые ста )истики, например, медиану последовательности чисел.

Цель изобретени  - расширение функциональны;: возможностей устройства путем вычислени  любой заданной пор дковой статистики последовательности чисел,

Постахзленна  цель достигаетс  темчто в устройство дл  вычислени  пор дковых статистик последовательности п т-разр дных двоичных чисел, содержащее п т-разр дных регистров и групп элементов И, п т-входовых элементов ИЛИ, п триггеров, п элементов ИСЮЧЮЧАЮШЕЕ ИЛИ, причем выходы регистров поразр дно соединены с первыми входами элементов И соответствующей группы, выходы которых соединены с входами соответствующего твходового элемента ИЛИ, а входы установки триггеров в 1 -с входом сброса устройства, вторые входы одноименных элементов И всех групп подключены к соответствующим шинам управлени  поразр дным сравнением, третьи входы элементов И каждой группы соединены с выходами соответствующих триггеров, выходы га-входовых элементов ШШ соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых объединены, а выходы соединены с входами установки в ноль соответствующих триггеров, введены управл ющий т-входовый элемент РШИ, сумматор, регистр порога, элемент НЕ, сумматор дл  сложени  п одноразр дньгх чисел, входы кЬторого соединены с выходами со,ртветствующих га-входовых элементов ШШ, а выходы с первой группой входов сумматора, втора  группа входов которого подключена к выходам регистра порога, установочные входы которого соедийены с выходами разр дов сумматора, выход знакового разр да которого подключен к входу управлени  записью регистра порога и входу элемента НЕ, выход которого подключен к вторым входам всех элементов ИСКЛЮЧАЮЩЕЕ ИЛ и  вл етс  выходом устройства, вход синхронизации сумматора соединен с выходом управл ющего т-входового эле мента ИЛИ, входы которого подключе- ны к шинам управлени  поразр дным сравнением. На фиг. 1 показана структурна  схема предлагаемого устройства; на фиг. 2 - схема сумматора дл  сложени  п одноразр дных двоичных чисел. Устройство содержит п т-разр дных регистров 1, п групп элементов И 2, m п-входовых-элементов ИЛИ 3, п эле ментов ИСКЛЮЧАЩЕЕ ШШ 4, п триггеров 5, шины 6 управлени , сумматор дл  сложени  п одноразр дных двоичных чисел, регистр 8 порога, управл ющий т-входовый элемент ИЛИ 9, сум матор 10 со знаковым разр дом 11 и элемент НЕ 12. Устройство работает следующим образом . Перед началом работы устройства п та-разр дных регистрах 1 записываютс  п т-разр дные коды анализируеМЬЕХ двоичных чисел. { г) Ь, bj... V, V...V, первый разр д которых  вл етс  старшим . Все п триггеров 5 устанавливают с  в начальное единичное состо ние путем подачи единичного импульса на шину установки триггеров в 1. В регистр 8 записываетс  дополнительны код начального значени  порога Т со знаком минус, которое в данном случа равно - (n-N+1), где N - номер вычисл емой пор дковой статистики. Например , если вычисл етс  медиана последовательности п двоичных чисел, то значение Т п/2 при вычислении максимума, т.е. при , начальное значение порога равно единице, а при вычислении минимума, т.е. при , равно п, Дл  запуска устройства на шину управлени  первого разр да подаетс  единичный импульс при отсутствии управл ющих импульсов на других шинах управлени . При этом на первый вход га-входовых элементов ИЛИ 3 поступает сигнал, соответствуюпщй содержимому первого разр да всех т-разр дных регистров, а на остальные (ta-1) входы сигналы, соответствующие О, так как все триггеры 5 наход тс  в на-: чальном состо нии 1, а их выходы соединены с третьими входами соответствующих схем И 2. Тогда на выходах п т-входовых.. элементов ИЛИ 3 присутствуют сигналы, соответствующие значени м первых разр дов всех анализируемых чисел. Эти сигналы поступают на входные ншны сумматора 7 дл  сложени  п одноразр дных чисел и после суммировани  код их суммы поступает на первый входсумматора 10, на второй вход которого поступает дополнительный код порога Т из выхода регистра 8. При подаче синхронизирующего импульса с выхода т- входорого элемента ШШ 9 в сумматоре 10выполн етс  сложение кодов входных чисел, что в данном случае эквивалентно выполнению операции вычитани  из S значени  Т, так как в регистре 8 порог записан в дополнительном коде, а значение S всегда положительно. При этом возможны следующие два случа . Если , результат суммировани . положительный и на выходе знакового разр да 11 находитс  сигнал О. Сигнал с выхода знакового разр да 11после инвертировани  элементом НЕ подаетс  на выход устройства в качестве значени  первого разр да вычисл емой пор дковой статистики. Одновременно этот сигнал подаетс  на второй вход элементов ИСКЛЮЧАЩЕЕ ИЛИ 4, на первый вход которых поступают сигналы с выходов элементов ИЛИ 3. В этом случае на выходе элементов ИСКЛЮЧАЩЕЕ ИЛИ 4 будет сигнал 1 дл  тех чисел, в первых разр дах которых записано значение О. При подаче с выходов элементов ИСКЛЮЧАЮЩЕЕ ЮШ 4 сигналов 1 на нулевые входы триггеров 5, устанавливаютс  в нулевое состо ние те триггеры, если в соответствующих им регистрах в первом разр де записаны нули. Это значит, что анализируемые числа, в первых разр дах которых быпи нули, исключаютс  из дальнейшего анализа

вследствие св зи триггеров 5 с трехвходовыми элементами И 2.

Если , результат суммировани  отрицательный и на выходе знакового разр да 11 присутствует сигнал 1. Этот сигнал 1 с выхода знакового разр да 11 поступает на управл ющий вход записи регистра 8 и после поступлени  этого сигнала в регистр 8 записываетс  дополнительный код числа на выходе сумматора 10, как новое значение порога Т. Сигнал 1 из выхода знакового разр да сумматора 10 через элемент НЕ 12 поступает на выход устройства и на вторые входы элементов ИСЮБОЧАЮЩЕЕ ИЛИ 4, на первые входы которих поступают сигналы с выходов элементов ИЛИ 3. В этом случае на выходе элементов ИСЮ1ЮЧАЮЩЕЕ ИЛИ 4. будет сигнал 1 дл  тех чисел, в первых ,разр дах которых было записано значение 1. Тогда путем подачи из элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4 сигналов на нулевые входы триггеров 5 устанавливаютс  в нулевое состо ние те триггеры , Б соответствующих первых разр дах регистров которых записаны единицы . При этом из дальнейшего анализа исключаютс  те числа, в первых разр дах которых были единицы.

При подаче управл ющего сигнала на шину управлени  второго разр да выполн етс  описанный анализ вторых разр дов тех чисел, триггеры которы наход тс  в едничном состо нии посл анализа первого разр да всех п чисел . При этом определ етс  значение второго разр да вычисл емой пор дковой статистики и исключаетс  из дальнейшего анализа некоторое количество анализируемых чисел. Таким образом, при поочередной подаче управл ющих импульсов на шины 6 управлени  выполн етс  анализ всех m разр дов заданных п двоичных чисел и вычисл ютс  m разр дов требуемой пор дковой статистики.

Например, требуетс  определить максимум последовательности чисел, но начальное значение порога равно единице. В этом случае сумма S анализируемых разр дов чисел меньше значени  Т только тогда, когда все разр ды равны нулю. Это значит, что функци  всех новых введенных узлов эквивалентна функции одного п-входного элемента ИЛИ, который выполн ет ее в известном устройстве дл  выделени  экстремального числа из пгаразр дных двоичных чисел.

Сумматор дл  сложени  п одноразр дных чисел содержит К групп сумматоров параллельного сложени  чисел, где К loggH, причем i-  группа сумматоров содержит (п/2) параллельно действующих i-разр дных сумматоров , выходы которых соединены с

входами сумматоров (i + 1)-й группы. Сумматор дл  сложени  п одноразр дных чисел работает следующим образом .

При подаче на его входные шины кодов одноразр дных двоичных чисел, одноразр дные сумматоры первой группы выполн ют параллельное попарное суммирование этих кодов и результаты суммировани  поступают на входы двухразр дных, сумматоров второй группы. Этот процесс параллельнопоследовательного суммировани  продолжаетс  до сумматора той группы,

на выходе которого получаем код суммы п одноразр дных двоичных чисел, состо щий из loggn двоичных разр дов .

в.

4:5

а

ФигЛ I I ti-ff гр1/лг7а / o-1 I .1-(i- V2pi/ /7(7

Фиг. 2 I I . I Ilb l

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОРЯДКОВЫХ СТАТИСТИК ПОСЛЕДОВАТЕЛЬНОСТИ п т-РАЗРЯДНЫХ ДВОИЧНЫХ ЧИСЕЛ, содержащие η т-разрядных регистров и групп элементов И, η tn-входовых элементов ИЛИ, η триггеров, η элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выходы регистров поразрядно соединены с первыми входами элементов И соответствующей группы, выходы которых соединены с входами соответствующего твходового элемента ИЛИ, а входы установки триггеров в 1 - с входом сброса устройства, вторые входы одноименных элементов И всех групп подключены к соответствующим шинам управления поразрядным сравнением, третьи входы элементов И каждой группы соединены с выходами соответ ствующих триггеров, выходы ш-входовых элементов ИЛИ соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых объединены, а выходы соединены с входами установки в ноль соответствующих триггеров, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем обеспечения вычисления любой заданной порядковой статистики последовательности чисел, в него введены управляющий m-входовый элемент ИЛИ, сумматор, регистр порога, элемент НЕ, сумматор для сложения η одноразрядных чисел, входы которого соединены с выходами соответствующих tn-входовых элементов ИЛИ, а выходы - с первой группой входов сумматора, вторая группа входов которого подключена к выходам регистра порога, установочные входы которого соединены с выходами разрядов сумматора, выход знакового разряда которого подключен к входу управления записью регистра порога и входу элемента НЕ, выход которого подключен к вторым входам всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и является выходом устройства, вход синхронизации сумматора соединен с выходом управляющего ш-входового элемента ИЛИ, входы которого подключены к шинам управления поразрядным сравнением.

   SU,,„ 1144102