SU1141439A2

SU1141439A2 - Устройство дл сбора,кодировани ,передачи и приема информации с исправлением ошибок

Info

Publication number: SU1141439A2
Application number: SU833546277A
Authority: SU
Inventors: Александр Дмитриевич Анищенко; Валерий Федорович Антоневич; Витаутас Костович Коялис; Альгимантас Ионович Сабаляускас
Original assignee: Вильнюсский Завод Электроизмерительной Техники
Priority date: 1983-01-31
Filing date: 1983-01-31
Publication date: 1985-02-23

Abstract

УСТРОЙСТВО ДЛЯ СБОРА, КОДИРОВАНИЯ , ПЕРЕДАЧИ И ПРИЕМА ИНФОРМАЦИИ С ИСПРАВЛЕНИЕМ ОПИВОК по авт.св. № 960898, .отличаю , femoff щ е е С Я тем, что, с целью повьшени помехоустойчивости устройства, в него дополнительно введены вьшр митель , интегратор, блок выключени приемного полукомплёкта, усилитель и индикатор, входы выпр мител подключены к соответствующим проводам линии св зи, выход вьшр мител через интегратор подключен к входу блока выключени приемного полукомплекта и через усилитель - к входу индикатора, выход блока выключени приемного полукомплекта соединен с .управл нмцим входом блока гальванической разв зки. 4s 00 CD ус/ jiet

Description

Изобретение относитс к устройствам телемеханики и вычислительной техники и может быть использовано в аппаратуре передачи-приема и обработки информации в автоматизированных системах управлени энергопотреб лени промпредпри тий, а также в других отрасл х народного хоз йства где требуетс высока достоверность принимаемой информации. По основному авт.св. № 960898 известно устройство дл сбора, кодировани , передачи и приема информации с исправлением ошибок, содержащее преобразователь сигналов, коммутатор , буферный регистр, регистр записи и кодировани информации, регистр пам ти, формирователь контроль ных разр дов, управл емый делитель частоты, элементы И, блок управлени переключатель, элементы ИЛИ, счетчик импульсов, дешифратор импульсов, формирователь кода, усилитель, блок гальванической разв зки, выход преоб разовател сигналов подключен к первому входу коммутатора, к второму входу которого подключен выход делител частоты, выход коммутатора подключен к входу формировател импульсов , выход которого соединен с первым входом буферного регистра, первый выход которого подключен к входу блока управлени , второй выход - к первому входу регистра записи и кодировани информации,выход которого соединен с входом формировател контрольного разр да, выход подключен к первому входу регистра пам ти, выход регистра записи и кодировани информации подключен к первому входу первого элемента ИЛИ, выход которого соединен с входом уси лител , первый и второй выходы которого подключены соответственно к входам первого и второго блоков гальванической разв зки, выходы которых соединены соответственно с первым и вторьв4 входами блока выходных усилителей, вькоды которого соединены с линией св зи, второй выход делител частоты подключен соответственно к первым входам управл емого делител частоты и первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого подключен к второму входу буферного регистра, выход управл емо го делител частоты подключен соответственно к вторым входам регистра записи и кодировани информации и регистра пам ти и, соответственно, к первым входам счетчика импульсов и второго элемента И, выход которого соединен соответственно с вторьми входами счетчика импульсов, второго элемента ИЛИ и с первым входом переключател , выход которого подключен соответственно к третьему входу буферного регистра и к первому входу формировател кода, выход которого соединен с вторым входом первого элемента ИЛИ, выход счетчика импульсов соединен с входом дешифратора импульсов, выход которого подключен к первому входу триггера, выход которого соединен соответственно с третьими входами регистра записи и кодировани информации и регистра пам ти, выход которого соединен с четвертым входом регистра записи и кодиров ани информации, в торойвыход дешифратора импульсов подключен к первому входу третьего элемента ШШ, выход которого через элемент НЕ соединен с вторым входом триггера , второй выход которого соединен с вторым входом формировател кода, третий выход дешифратора импульсов соединен с вторым входом переключа- тел , четвертый выход дешифратора импульсов соединен с вторым входом второго элемента И, первый выход блока управлени подключен соответственно к третьему входу блока выходных усилителей и переключател , второй выход блока управлени соединен с входом группы элементов ИЛИ, первый выход которого подключен к второму входу третьего элемента ИЖ, второй выход группы элементов ИЛИ подключен соответственно к второму входу управл емого делител частоты и к входу второго элемента НЕ, выход которого соединен с вторым входом первого элемента И, на приемной стороне введен блок согласовани , фильтр, блок гальванической разв зки , блок сравнени , линейный усилитель , счетчик импульсов, элемент И, группа элементов И, фop poвaтeль стробов, переключатель, второй дешифратор импульсов, буферный регистр , сумматор, распределитель импульсов , блок контрол , группа элементов ИЛИ и делитель частоты, выход блока согласовани через последова3

тельно соединенные фильтр и блок гальванической разв зки соединен с входом линейного усилител , первьй и второй выходы которого соединены соответственно с первым и вторым выходами блока сравнени , выход которого соответственно подключен к первым входам первого дешифратора импульсов, счетчика импульсов и элемента И, выход которого соединен с первым входом первой группы элементов И, выход которого подключен, соответственно, к первьм входам блока контрол и буферного регистра и к входу группы элементов ИЛИ, выход которого соединен с первым входом сумматора, выход которого соединен с первьм входом второго дешифратора импульсов, выход которого пoдкJЖ чeн к второму входу буферного регистра, к третьему входу которого подсоединен выход блока контрол , выход счетчика импульсов подключен к второму входу первого дешифратора импульсов, первьй и второй выходы которого подключены соответственно с первым входом переключател и с, входом триггера, первый выход которого соединен с вторым входом счетчика импульсов, второй выход - соответственно с вторым входом переключател и элемента И, и к первому входу распределител импульсов, выход которого соединен соответственно с вторым входом блока контрол и с входом формировател стробов, первый выход которого подключен соответственно к второму входу второго дешифратора импульсов и третьему входу переключател , второй выход формировател стробов подключен к второму входу сумматора . третий выход - к четвертому входу переключател , выход которого подключен к первому выходу устройства

и к первому входу второй группы элементов И, выход которого подключен к второму выходу устройства, вькод буферного регистра соединен с вторым входом второй группы элементов И, второй выход распределител импульсов подключен к второму входу первой группы элементов И, выход делител частоты подключен к второму входу распределител импульсов , первьй и вторлй выходы блока согласовани соединены с линией св зи С11.

41439Л

Однако в устройстве при отключении передающего полукомплекта или обрыве линии св зи в последней навод тс помехи, в том числе зеркаль5 ные от других работающих передающих полукомплектов, которые могут вызвать прием ложной информации в приемном полукомплёкте, подключенном к обесточенной линии св зи. По-

10 мехи, как правило, большие по напр жению , но малые по мощности.

Цель изобретени - повьппение помехоустойчивости за счет подавлени помех в приемном полукомплекте и

15 обнаружении и индикации факта обрыва линии св зи или отключени передающего полукомплекта.

Поставленна цель достигаетс тем, что на приемной стороне в уст20 ройсТБО введены выпр митель, интегратор , блок выключени приемного полукомплекта , усилитель и индикатор, входы вьтр мител подключены к соответствующим проводам линии св зи,

25 выход выпр мител через интегратор подключен к входу блока выключени приемного полукомплекта и через усилитель к входу индикатора, выход блока выключени приемного полукомп30 лекта соединен с управл ющим входом блока гальванической разв зки.

На фиг. 1 представлена блок-схема передающей части устройства; на фиг. 2 - то же, приемной части.

, Устройство содержит преобразователь 1 сигналов, коммутатор 2, формирователь 3 импульсов, буферньй регистр 4, регистр 5 записи и кодировани информации, формирователь 6

Q контрольного разр да, регистр 7 пам ти , делитель 8 частоты, блок 9 управлени , управл емый делитель 10 частоты, первый элемент И 11, второй элемент ИЛИ 12, генератор 13

5 импульсов,второй элемент НЕ 14, переключатель 15, группа элементов ИЛИ 1Ь, триггер 17, счетчик 18 импульсов , дешифратор 19 импульсов, второй элемент И 20, третий элемент

0 ИЛИ 21, первьй элемент НЕ 22, первьй элемент ИЛИ 23, предварительный усилитель 24, блоки 25 и 26 гальванической разв зки, блок 27 выходных усилителей, линию 28 св зи,

5 блок 29 согласовани ., фильтр 30, блок 31 гальванической разв зки, блок 32 сравнени , линеГшый усилитель 33, счетчик ЗА импульсов, первый дешифратор 35 импульсов, триггер 36, элемент И 37 формирователь 38 стробов, переключатель 39, вторую группу элементов И 40, второй дешифратор 41 импульсоэ, буферный регистр 42, блок 43 контрол , вторую группу элементов И 44, сумматор 45, распределитель 46 импульсов, группу элементов ИЛИ 47, делитель 48 частоты , формирователь 49 кода.

Блок 26 гальванической разв зки 26 содержит оптрон 50, стабилитрон 51, резисторы 52 и 53, транзистор 54 и источник питани (не показан).

Приемный полукомплект устройства дополнительно содержит выпр митель 55, интегратор 56, блок 57 выключени приемного полукомплекта, усилитель 58 и индикатор 59,

Устройство работает следукицим образом .

С выхода передающего полукомплекта сигнал через линию св зи 28 (при отсутствии информации передатчик передает сигнал, соответствующий информации О) поступает на блок согласовани 29 приемного полукомплекта 3, далее на фильтр 30, блок 31 гальванической разв зки 6 и линейный усилитель 33, где он фильтруетс , декодируетс и, при необходимости , исправл етс от одиночной ошибки. Одновременно с блоком согласовани 29 сигнал с линии св зи

28 поступает на выпр митель 55, на квыходе которого при необесточенной линии св зи (при необорванн( линии св зи и не отключенном передатчике) присутствует посто нное напр жение.

Это напр жение поступает на вход интегратора 56. При наличии сигнала .с интегратора 56 блок 57 выключени приемного полукомплекта держит управл ющий ключ блока 31 гальванической

разв зки в открытом состо нии,.

тем самым разреша прием информации с линии сэ зи. Одновременно сигнал с интегратора 56 через усилитель 58 с порогом срабатывани поступает на индикатор 59, который показывает нормальную работу приемопередатчика . При обесточенной линии св зи faлoмoщнa помеха (в том числе зеркальна ) не вызывает

по влени нужного дл открьгаани управл ющего ключа блока 31 гальванической разв зки сигнала. Таким образом, приемный полукомплект 3 отключаетс , и этот факт показываетс ка индикаторе 59. Ж1

фиг 2 28

Claims

УСТРОЙСТВО ДЛЯ СБОРА, КОДИРОВАНИЯ, ПЕРЕДАЧИ И ПРИЕМА ИНФОРМАЦИИ С ИСПРАВЛЕНИЕМ ОШИБОК по авт.св. Р 960898, отличаю- щееся тем, что, с целью повышения помехоустойчивости устройства, в него дополнительно введены выпрямитель, интегратор, блок выключения приемного полукомплёкта, усилитель и индикатор, входы выпрямителя подключены к соответствующим проводам линии связи, выход выпрямителя через интегратор подключен к входу блока выключения приемного полукомплекта и через усилитель - к входу индикатора, выход блока выключения приемного полукомплекта соединен с управляющим входом блока гальванической развязки.

Фис 1

SU...1141439 < 1141439