Изобретение относитс к. св зи и может использоватьс , дл организации; обмена информацией между двум пункт ми. Известна система дл передачи и приема данных с решающей обратной св зью, содержаща на передающей сто роне последовательно соединенные дат чик информацииi элемент ИЛИ, накопитёль и элемент И, выход которого под лючен ко второму входу элемента ИЛИ, и последовательно соединенные канал обратной св зи, блок дешифрировани сигналов обратной св зи и блок управ лени , выход которого подключен ко вторым входам накопител и элемента И а. также кодирукиций блок, выход кот ого оединен со входом аискретногр канала св зи; на приемной стороне - декодирующий блок, первый вход -которого соединен с выходом дискретного канала св зи, решающий блок, выход которого подключен к пер вому входу блока управлени , выходы которого соединены со входом блока формировани сигналов обратной св зи и первыми входами накопител и элемента И, второй вход и выход которог соединены соответственно с вькодом накопител и входом получател мации, при этом выход блока формиро|вани сигналов обратной св зи подклю чан ко входу обратного канала св зи l . Однако известна система имеет сравнительно невысокую помехоустой-. чивость. Цель изобретени - повышение помехоустойчивости . Поставленна цель достигаетс .тем, что на передающей стороне введен ком-. паратор, входы которого соединены с выходами накопител .и датчика информации , ко входу которого подключен дополнительный выход блока дешифрировани сигналов обратной св зи, а выход компаратора соединен со ВТОЕЯЛМ входом блока управлени , дополниггельный выход которого подключен к третьему входу накопител к первому входу кодирующего блока, рторой t вход которого соединен с выходом элемента И на приемной стороне введены элемент ИЛИ, ключ и компаратор, выход которого подключен ко второму входу блока управлени , третий которого соединен с первьил выходом декодирующего блока и первым входом ключа, второй вход и выход которого соединены соответственно с выходом элемента и и первым входом элемента ИЛИ, второй вход которого соединен со вторым выходом декодирующего блока и первым входом компаратора, ко второму входу которого подключен выход накопител , вход которого соединен с выходом элемента ИЛИ, причем второй вход декодирующего блока соединен с выходом решающего блока. На чертеже приведена структурна j электрическа схема предлагаемой сиетемы . Система дл передачи и приема дан ных с решающей обратной св зью содер жит на передающей стороне датчик 1 информации, элемент 2 ИЛИ, накопител 3, компаратор 4, элемент 5 И, кодирующий блок б, блок 7 управлени , блок 8 дешифрировани сигналов обрат ной св зи, канал 9 обратной св зи, дискретный канал 10 св зи, а на прие ной стороне - решающий блок 11, деко дирующий блок 12, элемент 13 ИЛИ, компаратор 14, блок 15 управлени , ключ 16, блок 17 формировани сигналов обратной св эи, накопитель 18 элемент 19 И и получатель 20 информации . Система работает следующим образом . Сообщени от датчика 1 поступают на первый вход элемента- 2 ИЛИ и с его выхода - на дервый вход накопите л 3.Сообщение,поступающее в накопитель 3,сдвигает на его выход нулевую (если до этого момента информаци в нем отсутствовала) информацию,котора приходит на входы компаратора 4 и эл мента 5 И. Одновременно на другой вход компа ратора 4 с выхода датчика 1 поступае первое сообщение. В результате сравнени компаратор 4 вырабатывает сигнал несовпадение, поступающий на второй вход блока 7. Блок 7 по этому сигналу разрешает прохождение первог сообщени из накопител 3 через эле .мент 5 И в кодирующий блок 6 и через элемент 2 ИЛИ на вход накопител 3 дл перезаписи.Кодирующий блок б пре разует сообщение в кодовую комбинацию , котора поступает в дискретный канал 10. С выхода дискретного канал 10 кодова комбинаци поступает на входы дeкoдйiiэyющeгo блока 12 и решаю щего блока 11. Решающий блок 11 вырабатывает сигналы Верно или Неверно , поступающие на йервый вход блока 15 и на второй вход декодирующего блока ,12. По сигналу Неверно декодирую щий блок 12 стирает прин тую кодов комбинацию, а блок 15 выдает в блок 17 сигнал на формирование и выдачу:, в канал 9 комбинации Запрос, Пос ледн поступает на вход блока 8, с выхода которого сигнал З апррс поступает на вход блока 7. Блок 7 о сигналу Запрос разрешает повторное прохождение первого сообщени из накопител 3 через соответствуюие узлы системы в дискретный канал 10. По сигналу Верно со второго выхода декодирующего блока 12 декоированное сообщение через элемент 13 ИЛИ поступает в накопитель 18 и на первый вход компаратора 14. Одновременно на первом выходе декодирующего блока 12 по вл етс сигнал, котррый открывает ключ 16, а также поступает на третий вход блока 15. Если до этого момента информаци в накопителе 18 отсутствует, то в результате сравнени на выходе компаратора 14 по вл етс сигнал Несовпадение , который поступает на второй вход блока 15. Последний разрешает по сигналу прохождение первого сообщени через элемент 19 И к получателю 20 и через ключ 16 и элемент 13 ИЛИ - на перезапись в накопитель 18 . По сумме сигналов Верно и Несовпадение блок 15 выдает в блок 17 сигнал на формирование комбинации Подтверждение, котора через канал 9 принимаетс блоком 8. С выхода блока 8 сигнал Подтверждение поступает в датчик 1, разреша выдачу второго сообщени . Второе сообщение вьвдвигает на вход компаратора 4 первое сообщение из накопител 3 в то врем , как на другой вход компаратора 4 поступает второе сообщение непосредственно из датчика 1. Если второе сообщение одинаковое с первым, на выходе компаратора 4, а следовательно, и на втором входе блока 7, по вл етс сигнал Совпадение, по которому на дополнительном выходе блока 7 формируетс сигнал на стирание информации в накопителе 3 и формирование в кодирующем блоке 6 специальной кодовой комбинации х из числа размещенных. Последн , аналогично предыдущей кодовой комбинации, через дискретный канал 10 поступает на входы решающего 11 и декодирующего 12 блоков. Таким образом, в результате выдачи датчиком 1 подр д двух одинаковых сообщений в дискретный канал 10 не посылаютс подр д две одинаковые кодовые комбинации. Рещающий блок 11 и декодирующий блок 12 обрабатывает полученную кодовую комбинацию X. Если решающий блок 11 выдает сигнал Неверно, то работа системы аналогична ранее рассмотренной ее работе по сигналу Неверно. Если роиающий блок 11 выдает сигнал Верно а декодирующий блок 12 выдает сигнал о приеме комбинации X, то на первом выходе декодирующего блока 12 возникает сигнал , соответствующий сообщению X, по которому ключ 16 закрьшаетс . Вто рой выход декодирующего блока 12 по сообщению X остаетс закрытым. По с гналам Верно и X блок 15 разре шает прохождение записанного первого сообщени из накопител 18 через элемент 19 И получателю 20. Так как ключ 16 при этом закрыт, то перезапись информации в накопитель 18 не происходит. Сигнсш Подтверждение формируетс и выдаетс в канал 9 и обрабатываетс на передающей стороне так же, как и в рассмотренном выше случае. Таким образом, в результате выдачи получателю 20 второго сообщени ; одинакового с перзам, приемна часть системы находитс в том же состо нии что и перед выдачей первого сообщени Если в дальнейшем датчиком 1 выдаетс третье сообщение, то оно обрабатывает-20