SU767993A1

SU767993A1 - Устройство дл передачи и приема дискретной информации с коррекцией ошибок

Info

Publication number: SU767993A1
Application number: SU782676521A
Authority: SU
Inventors: Вагиф Иосифович Алиев; Анатолий Иванович Волошин; Бенцион Мордкович Чернобыльский; Валерий Николаевич Туманович
Original assignee: Предприятие П/Я А-1221
Priority date: 1978-10-20
Filing date: 1978-10-20
Publication date: 1980-09-30

Description

;54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА

ДИСКРЕТНОЙ ИН(1)ОРМАЦИИ С КОРРЕКЦИЕЙ

Изобретение относитс к электросв зи и может использоватьс дл передачи данных по дискретньом каналам , св зи.,

Известно устройство дл передачи и приема дискретной информации с коррекцией ошибок, содержащее на передающей стороне последовательно соединенные источник информации, комму- 10 татор, блок кодировани , выходной блок, к второму входу которого подключен выход коммутатора, к управл ющему входу которого подключен первый выход блока управлени , а к второму и 15 третьему информационныгл входам ком- , мутатора подключены соответственно выход буферного накопител , и первый выход блока служебной информации, второй выход которого подключен к вхо20 ду блока управлени , второй выход которого подключен к входу блока служебной информации, а на приемной стороне - последовательно соединенные согласующий блок, блок декодировани 5 и потребитель информации, а также блок приема служебной информации,, вы ход которого подключен к первому управл ющему входу блока управлени .передеиощей стороны, к второму управл ю-зо ОШИБОК

щему входу йоторЬгб пдНключён второй выход блока декодировани Ij.

Однако это устройство имеет недостаточную пропускную способность канала и низкую помехоустойчивость.

Цель изобретени - повышение помехоустойчивости и пропускной способ-, ности канала.

Дл этого в устройстве дл передачи и приема дискретной информации с коррекцией ошибок, содержащем на передак цей стороне последовательно соединенные источник информации, коммутатор , блок кодировани , выходной блок, к второму входу которого подключен выход коммутатора, к управл ющему входу которого подключен первый выход блока управлени , а к второму и третьему информационным входам- коммутатора подключены соответственно выход буферного накопител и первый выход блока служебной информации , второй выход которого подключен к входу блока управлени , второй выход которого подключен к входу блока служебной информации, а на приемной стороне - последовательно соединенные согласующий блок, блок декодировани и потребитель информации, а также блок

приема служебной информации, выход кторого подключен к первому управл ющему входу блока управлени передающей стороны, к второму управл ющему входу которого подключен второй выход блока дег одировани , на передающей стороне выход выходного блока подключен к входу буферного накопите л , а на приемной стороне введены последовательно соединенные циклический счетчик и блок сравнени , первый и второй выходы которбго подключены соответственно к вхс1ду циклического счетчика и третьему управл ющему входу блока управлени передающей стороны, а к второму и третьему входс1М блока сравнени подключен соответственно второй выход блока декодировани и выход блока приема служебной информации, к первому, второму и третьему входам которого подключены соответственно первый выход блока декодировани , второй и третий выходы согласующего блока.

На чертеже приведена структурна электрическа схема предложенного устройства.

Устройство дл передачи и приема дискретной информации с коррекцией ошибок содержит источник 1 информации , коммутатор 2, блок 3 кодировани , выходной блок 4, буферный накопитель 5, блок 6 управлени передающей стороны, блок 7 служебной информации , согласующий блок 8, блок 9 приема служебной информации, циклический счетчик 10, блок 11 сравнени блок 12 декодировани , потребитель 1 информации.

Устройство работает следующим образом .

Поступающа от источника 1 информаци делитс в коммутаторе 2 на части, снабжаетс с помощью блока 7 служебной информацией, кодируетс в блоке 3, и посредством выходного блока 4 поступает в канал св зи и одновременно с этим производитс запоминание переданной информации в буферном накопителе 5 на случай пов.тора. На стороне приема эта информаци поступает в согласующий блок 8, далее в блок 12, где декодируетс , и отдаетс потребителю 13.

Служебна информаци с помощью блока 9 дешифрируетс , подаетс на блок 11, который в начале работы по сигналу из блока 12 декодировани по Правильно прин тым одному или нескольким кодовым блокам устанавливает циклический счет ик 10 в соответствий с номерами получаемых квитанцйй . Далее в случае приема кодового блока с ошибкой номер ожидаемой квитанции сравниваетс в блоке 11 с номером квитанции, содержащейс в полученном кодовом блоке, и в случае сравйени сигнал о квитировании с номером кодового блока поступает в

блок 6 управлени передающей стороной , который отдает соответствующие команды коммутатору 2 и блоку 7 служебной информации. При получении сиг рала квитировани блок 7 фррмируе - запрос номера пораженного блока, а блок 6 выдает соответствующие команды коммутатору 2 на формирование нового кодового блока. В случае несравнени номеров блок 7 формирует сигнал

запроса пораженного кодового блока, а

блок 6 выдает потенциальный сигнал о повторении информации из буферного накопител 5. ,

Дл повышени помехоустойчивости сигнала квитировани блок 7 формирует сигнал запроса, инвертиру при этом номер запрашиваемого блока, а сравнение номеров квитанции и ожидаемого квитировани производитс в блоке 11 как в пр мом, так и в инверсном кодах одновременно.

По результату такого сравнени после безошибочного приема кодовых блоков осуществл ют установку циклического счетчика в соответствии с номером квитанции и тем самым избегают возможности его неправильной установки по сигналам запроса.

Преимущество предлагаемого устройства заключаетс в улучшении использовани пропускной способности канала .

Claims

1. Авторское свидетельствоСССР по за вке № 2453544/18-09, кл. Н 04 L 25/00, 1977 (прототип).