SU1137481A2 - Устройство дл аппаратурной трансл ции - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ АППАРАТУРНОЙ ТРАНСЛЯЦИИ по авт. св. № 1056210, отличающеес  тем, что с целью распшрени  функциональных возможностей за счет возможности коррекции отдельных алгоритмов, в него введены элемент НЕ, два элемента ИЛИ-. НЕ, п тый, шестой, седьмой элементы задержки, счётчик , группа регистров адреса и yseJi преобразовани  двоичнодес тичного кода в двоичный, причем выход первого элемента И через последовательно соединенные элемент НЕ и п тый элемент задержки подключен к первому входу первого элемента ШШНЕ , выход элемента НЕ соединен с первым входом второго элемента ШШ-НЕ, второй вход которого подключен к второму выходу условий блока пам ти, группа входов второго элемента ШШ-НЕ подключена к выходам блока пам ти, выход второго элемента ИЛИ-НЕ соединен с вторым входом первого элемента ШШ-НЕ, подключенного своим выходом через шестой элемент задержки к счетному входу счетчика, выход второго элемента ИЛИ-НЕ соединен с входами управлени  выдачей регистров адреса группы и через седьмой элемент задержки с входом управлени  приемом счетчика, вход установки нул  и информационные входы которого сортвет- ственно подключены к выходу элемента ИЛИ и к выходам узла преобразовани , двоично-дес тичного кода в двоичный, (Л входы которого соединены с выходами регистров адреса группы, подключенных своими входами выбора приемавыдачи к второму выходу первого триггера , входы управлени  приемом и информационные входы каждого регистра адреса группы соединены соответственсо но с выходами дешифратора и второй группой информационных входов уст- . 4 ройства, группа выходов счетчика  вл етс  группой кодовых выходов устСХ ) ройства.

Description

Изобретение относитс  к вычислительной технике и предназначено дл  преобразовани  кодов с одного  зыка на другой, в частности дл  трансл ци с .-. зыков программировани  микропроцессоров . Устройство целесообразно также пример ть в услови х возможной смены или модификации используемых  зыков программировани . Оно может быть использовано при коррекции созданных и разработке новых алгоритмов управлени . Известно устройство дл  аппаратур ной трансл ции по авт. св. № 1056210 содержащее семь элементов И, элемент ИЛИ, регистры символа, регистр выдачи , схему сравнени , два регистра адреса, дешифратор кода пробела, три триггера, генератор пр моугольных импульсов, четыре элемента задержки, дешифратор и блок пам ти, вход записи , информационные входы и информационные выходы которого подключены соответственно к первому входу синхр импульсов устройства, к первой группе информационных входов устройства и к первой группе входов регистра выдачи, выходы и втора  группа входов которого соединены соответственно с выходами устройства и с выходами регистров символа, информационные входы которьк подключены к второй группе информационных входов устройства , входы и выходы дешифратора соединены соответственно с выходами первого регистра адреса и с управл  ющими входами регистров символа, выходы которых .подключены к первой группе информационных входов схемы сравнени , втора  группа информацион ных входов которой соединена с инфор мационными выходами блока пам ти, информационные входы первого и второ го регистров адреса подключены к информационным выходам блока пам ти, адресные входы которого соединены с выходами второго регистра адреса, втора  группа информационных входов устройства подключена к входам дешиф ратора кода пробела, выход которого соединен с. первым входом первого три гера и с первым входом генератора пр моугольных импульсов, выход которого подключен к входу считывани  блока пам ти и через первый элемент задержки к входу второго элемента Задержки и к первым входам первого и второго элементов И, выход первого 812 элемента И соединен с вторым входом генератора пр моугольных импульсов, с первыми управл ющими входами приема первого регистра адреса и регистра выдачи, выход второго элемента И подключен к управл ющему входу схемы сравнени , первый вькод которой соединен с вторым управл ющим входом приема первого регистра адреса и с первым счетным входом второго регистра адреса, второй выход схемы сравнени  соединен с управл ющим входом приема второго регистра адреса, вход установки исходного состо ни  устройства подключен к установочным входам первого и второго триггеров и к первому входу элемента ИЛИ, второй вход син гроимпульсов устройства соединен с вторым входом первого триггера и с первыми входами третьего и четвертого элементов И, первый и второй выходы условий блока пам ти подключены соответственно к первому входу второго триггера и к первому входу п того элемента И, первый вход синхроимпульсов устройства соединен через третий элемент задержки с первым счетным входом второго регистра адреса, инверсный выход первого триггера подключен к второму входу четвертого элемента И, пр мой выход - к второму входу третьего элемента И и к входу выбора приема-вьщачи регистров символа , второй вход второго триггера и вход управлени  выдачей регистра выдачи соединены с выходом шестого элемента И, пр мой выход второго триггера подключен к первому входу шесто- го элемента И и к вторым входам первого и п того элементов И, инверсный выход второго триггера соединен с вторым входом второго элемента И, выг ход второго элемента заде.ржки подключен к третьему входу п того элемента И и через четвертый элемент задержки к второму входу шестого элемента И, выход третьего элемента И соединен со счетным входом первого регистра адреса, выход четвертого элемента И подключен к второму входу элемента ИЛИ, выход которого соединен с установочными входами третьего триггера и первого и второго регистров адреса, выход п того элемента И подключен к второму управл ющему входу приема регистра вьщачи, входы и выход седьмого элемента И соединены соответственно с выходами второго регистра

адреса и с информационным входом третьего триггера, пр мой выход которого подключен к выходу индикации ошибки Q . .

Данное техническое решение не выполн ет функции коррекции алгоритмов управлени . Дл  изменени  отдельных фрагментов алгоритмов (программ) с помощью данного устройства необходи- мы повторный ввод, трансл ци  и запись всей исправленной программы в блок пам ти устройства управлени , к которому подключаетс  устройство трансл ции. Это приводит к дополнительным ошибкам, усложн ет процесс подготовки новых алгоритмов управлени , увеличивает затраты рабочего времени программистов и операторов.

Целью изобретени   вл етс  расширение .функциональных возможностей за счет возможности коррекции отдельных алгоритмов.

Поставленна  цель достигаетс  тем что в устройство введены элемент НЕ, два элемента ИЛИ-НЕ, п тый, шестой, седьмой элементы задержки, счетчик, группа регистров адреса и узел преобразовани  двоично-дес тичного кода в двоичный, причем выход первого элемента И через последовательно соединенные элемент НЕ и п тый элемент задержки подключен к первому входу первого элемента ИЛИ-НЕ, выход элемента НЕ соединен с первым входом второго элемента ИЛИ-НЕ, второй вход которого подключен к второму выходу условий блока пам ти, группа входов второго элемента ИЛИ-НЕ подключена-к выходам блока пам ти, выход второго элемента ИЛИ-НЕ соединен с вторым входом первого элемента ИЛИ-НЕ, подключенного своим выходом через шесто элемент задержки к счетному входу счетчика, выход второго элемента ИЛИНЕ соединен с входами управлени  выдачей регистров адреса группы и чере седьмой элемент задержки с входом управлени  приемом счетчика, вход установки нул  и информационные входы которого соответственно подключены к выходу элемента ИЛИ и к выходам узла преобразовани  двоично-дес тичного кода в двоичный, входы которого соединены с вькодами регистров адреса группы, подключенных своими входами выбора, приема-выдачи к второму выходу первого триггера, входы управлени  приемом и информационные входы

каждого регистра адреса группы соответственно соединены с выходами дешифратора и второй группой информационных входов устройства, группа выходов счетчика  вл етс  группой кодовых выходов устройства.

Следует отметить, что введение в состав устройства дополнительных регистров предполагает, что система команд входного  зыка будет дополнена конструкцией, позвол ющей указывать начальный адрес корректируемого алгоритма непосредственно в дес тичном коде. Символика данной конструкции выбираетс  исход  из удобства ее использовани  при имеющейс  системе комавд вхрдного  зыка.

Схема устройства изображена на чертеже.

В состав устройства вход т блок 1 пам ти, регистры 2 и 3 адреса, схема 4 сравнени , регистр 5 вьвдачи, дешифратор 6, регистры 7 символа, группа регистров 8 адреса, узел 9 преобразовани  двоично-дес тичного кода в двоичный, счетчик 10, генератор И пр моугольных импульсов, триггеры 1214 , дешифратор 15 кода пробела, элементы И 16-22, элемент ИЛИ 23, элементы задержки 24-30, элемент НЕ 31, элементы ИЛИ-НЕ 32 и 33, вход 34 установки исходного состо ни  устройства , перва  35 и втора  36 группы информационных входов устройства, первый 37 и второй 38 входыс:синхроимпульсов устройства, группа 39 информационных выходов устройства, группа 40 кодовых выходов устройства, выход 41 индикации ошибки устройства.

Перед началом работы в блок 1 пам ти заноситс  информаци , позвол юща  установить взаимно однозначное соответствие между кодами входного и выходного  зыков.

В рассматриваемом устройстве в случае совпадени  двоичного кода символа входного  зыка из группы регистров 7 с двоичным кодом символа с выхода блока 1 пам ти, поступающих на входы схемы 4 сравнени , устанавливаетс  новое значение номера регистра 7, указанное в третьем поле  чейки блока пам ти 1, адрес перехода в блоке 1 пам ти на единицу больше предыдущего. В случае же несовпадени  номер регистра 7 остаетс  без изменений, а адрес перехода в блоке 1 пам ти совпадает со значением второго ПОЛЯ  чейки пам ти. Это позвол  ет после перебора всех допустимых значений содержимого анализируемого регистра 7 выполнить переход на некоторый фиксированный адрес, по вление кода которого на. выходе регистра 2 говорит л наличии запрещенной комбинации в группе регистров 7. В устройстве в качестве такого адреса выбран 1,..1, распознаваемый элементом И 22. .

Устройство работает следующим образом .

При включении устройства на вход 34 подаетс  сигнал, устанавливающий триггеры 13 и 14 в нулевое состо ние и поступающий через элемент ИЛИ 23 дл  установки в ноль регистра 2.. Затем производитс  запись информации в блок 1 пам ти. На входы 35 сначала поступает первое слово дл  записи в нулевую  чейку пам ти, адрес которой установлен в регистре 2. Сопрово щающий данное слово сигнал по входу 37 поступает на вход элемента 27 задерж ки и на вход управлени  записью в блок 1 пам ти, в результате чего происходит прием слова в соответствующую  чейку пам ти. После этого на счетном входе регистра 2 адреса по в л етс  сигнал с выхода элемента 27 задержки, и значение адреса увеличиваетс  на единицу. В следующем такте поступает очередное слово по входам 35 и сопровождающий его синхроимпульс по входу 37. Аналогичным образом выполн етс  запись данного слова в блок-1 пам ти и увеличение значени  адреса на единицу и т.д. до тех пор, пока не будет заполнен блок 1 пам ти. После этого устройство считаетс  подготовленным к работе с выбранной парой входного и выходного  зыков.

В .режиме записи конструкции вход ного  зыка в регистры 7 с входов 36 последовательно поступают символы конструкции входного  зыка, а по входу 38 - сопровождающие их синхроимпульсы . По первому синхроимпульсу на входе 38 происходит запись символ в первый регистр 7 следующим образом Так как на инверсном вькоде триггера 14 1, то первый синхроимпульс через элемент И 1 7 и элемент ШШ 23 проходит дл  установки в ноль регистров 2 и 3, счетчика 10 и триггера 12 К моменту по влени  импульса на выходе дешифратора 6 триггер 14 переключаетс  в единичное состо ние и на входах выбора приема-выдачи регистров 7 и регистров 8 группы с пр мого выхода триггера 14, устанавливаетс  режим приема кода.

Таким образом, осуществлена запис кода первого символа в первый регистр 7. Второй синхроимпульс с входа 38 проходит уже через элемент И 16, так как триггер 14 находитс  в единичном состо нии, и поступает- на счетный вход регистра 3 адреса. В результате производитс  запись кода очередного символа (по вл етс  сигнал на управл ющем входе одного из регистров 7 с соответствующего выхода дешифратора 6 в следующий регистр 7. Все последующие символы обрабатываютс  аналогичным образом р,о тех ор, пока не поступит код пробела . По коду пробела на выходе дешифратора 15 по вл етс  сигнал, устанавливающий триггер 14 в инверсное сост ние , что мен ет напр жение на входа выбора приема-выдачи регистров 7 и регистров 8, и производ щий запуск генератора 1I.

Параллельно с записью кода симво ла в каждый регистр 7 производитс  запись его в соответствующие регистры 8 (если данному регистру символа соответствует регистр 8) в результате поступлени  сигнала с одного из выходов дешифратора 6 на управл кщий вход регистра 8.

Синхроимпульс с входа 38, поступивший с символом Пробел, проходит через элемент И 17 и элемент ИЛИ 23 и устанавливает в ноль регистры 2 и 3. На этом режим., приема конструкции входного  зыка заканчиваетс  и устройство переходит к режиму трансл ции .

В режиме трансл ции по сигналу с генератора 11 считываетс  информаци  из блока 1 пам ти. Кроме того, через элемент 24 задержки и элемент И 18 он поступает на управл к ций вход схемы 4, в результате чего сравниваютс  коды с выхода блока 1 пам ти и с выходов регистра 7, адрес которого установлен в регистре 3 адреса. При их совпадении по вл етс  сигнал на пр мом выходе схемы 4 сравнени , что приводит к увеличению адреса блока 1 пам ти в регистре 2 на единицу и к приему в регистр 3 следующего символа . По следующему синхроимпульсу с выхода генератора 1I, если коды на входе схемы 4 сравнени  совпадают, в устройстве вьтолн ютс  те же действи , В случае несовпадени  символов на схеме 4 сравнени  сигнал по вл етс  не на пр мом выходе, а на инверсном. Поэтому значение регистра 3 не мен етс , а в регистр 2 принимаетс  адрес перехода в блоке 1 пам ти . Режим транспл ции продолжаетс  до тех пор, пока при считывании информации из блока I пам ти на одном из выходов условий, соединенном с .входом триггера 13, не по витс  1 перевод ща  триггер в единичное состо ние . В результате сигнал с вы- хода элемента 24 задержки проходит через элемент И 19 на вход управле: ни  приемом с первой группы входов реги стра 5, и конструкци  выходного  зыка принимаетс  в регистр 5. Зтот же сигнал приводит к остановке генерато ра 11 и к приему в регистр 3 номера вставл емого символа, код которого вьщаетс  с соответствующего регистра 7 на вторую группу входов регистра 5. Если на выходе условий блока пам ти, соединенном с входом элемента И 20, 1, то сигнал с выхода-эле мента 25 задержки проходит на вход управлени  приемом с второй группы входов регистра 5 и код вставл емого символа принимаетс  в регистр 5. Затем сигнал с выхода элемента 26 задержки проходит через элемент И 2 на другом входе которого присутствует 1 с пр мого выхода триггера 13 на вход управлени  выдачей регистра 5, в результате чего код команда выходного  зыка поступает на выходы 39 и на нулевой вход триггера 13, что измен ет его состо ние на противоположное и тем самым подготавливает устройство к приему следующей конст рукции. Если в процессе трансл ции на выхрдах регистра 2 по вилс  код 1.. (в. каких случа х он может по витьс , рассмотрено выше), то элемент И 22 переключаетс  в единичное состо ние и на выходе 41 индикации ошибки по  л етс  сигнал, говор щий о том, что введенна  в регистры 7 конструкци   вл етс  недопустимой и результат трансл ции ошибочный. 818 . . Формирование адреса на выходах 40 выполн етс  следующим образом. После установки исходного состо ни  устройства сигналом с входа 34 счетчик 10, как было показано выше, устанавливаетс  в нулевое состо ние. Поэтому перва  конструкци  на выходах 39 сопровождаетс  адресом 0...0. При по влении стробирующего сигнала приема в регистр 5 с выхода элемента И 19 на выходе элемента НЕ 31 устанавливаетс  низкий уровень напр жени . Если транслируема  конструкци  не предназначена дл  формировани  нового начального адреса корректируемого фрагмента, то хоть один из разр дов второго и третьего пол   чейки пам ти должен быть отличен от нул : если требуетс  вставить символ в код выходной конструкции, то отлично от нул  второе поле, в противном случае значение третьего пол , предназначенного дл  номера регистра символа, -может быть произвольным, в том числе отличным от нул . В рассматриваемом случае на выходе элемента ИЛИ-НЕ 33 сохран етс  низкий уровень напр жени , хот  на один из его входов с выхода элемента поступает О. При изменении уровн  напр жени  на вькоде элемента 28 задержки на низкий на обоих входах элемента ИЛИ-НЕ 32 оказываютс  О и с его выхода поступает 1 через элемент 29 задержки на счетный вход счетчика 10, в результате чего его содержимое увеличиваетс  на единицу. Сформировавшийс  на выходах 40 адрес соответствует коду следующей конструкции  зыка . В случае, если -требуетс  установка нового начального адреса корректируемого фрагмента алгоритма,во втором и третьем пол х соответствующей конструкции выходного  зыка должны быть О.. Тогда при по влении на выходе элемента НЕ 31 йизкого уровн  напр жени ,поступающего на один.из входов элемента ШШ-НЕ 33, на других О с выходов входах которого тоже блока 1 пам ти, соответствующих второму и третьему пол м, на его выходе напр жение мен етс  с низкого уровн  на высокий. Одновременно с этим на выходе элемента 28 задержки по вл ет-. с  низкий уровень напр жени . В результате данных изменений состо ние выхода элемента ШШ-НЕ 32 сохран етс , а на вход элемента 30 задержки : . и на управл ющие входы регистров 8 поступает сигнал, привод щий к вцдачё двоично-дес тичного кода адреса на входы узла 9, преобразующего данный код в двоичный. При по влении двоично-дес тичного кода на входах счетчика 10 на его вход управлени  приемом с выхода элемента 30 задержки поступает сигнал привод щий к запи- , си кода адреса в счетчик 10 и по влению его на выходах 40. Конструкци  выходного  зыка, соответствующа  данному адресу, формируетс  в результате трансл ции следующей конструкции входного  зьпса.

Затем устройство переходит к режиму записи следующей конструкции входного  зыка. Работа устройства продолжаетс  до тех пор, пока не будут оттранслированы все конструкции корректируемых фрагментов алгоритмов .

i Применение изобретени  позвол ет расширить функциональные возможности устройства за счет возможности с его помощью корректировать выходные алгоритмы .

Claims (1)

1. УСТРОЙСТВО ДНЯ АППАРАТУРНОЙ ТРАНСЛЯЦИИ по авт. св. № 1056210, отличающееся тем, что;

   с целью расширения функциональных возможностей за счет возможности коррекции · отдельных алгоритмов, в него введены элемент НЕ, два элемента ИЛИ-. НЕ, пятый, шестой, седьмой элементы -задержки, счётчик', группа регистров адреса и узеЛ преобразования двоичнодесятичного кода в двоичный, причем выход первого элемента И через последовательно соединенные элемент НЕ и пятый элемент задержки подключен к первому входу первого элемента ИЛИНЕ, выход элемента НЕ соединен с первым входом второго элемента ИЛИ-НЕ, второй вход которого подключен к вто рому выходу условий блока памяти, группа входов второго элемента ИЛИ-НЕ подключена к выходам блока памяти, выход второго элемента ИЛИ-НЕ соеди нен с вторым входом первого элемента ИЛИ-НЕ, подключенного своим выходом через шестой элемент задержки к счет ному входу счетчика, выход второго элемента ИЛИ-НЕ соединен с входами управления выдачей регистров адреса группы и через седьмой элемент за держки с входом управления приемом счетчика, вход установки нуля и информационные входы которого соответственно подключены к выходу элемента ИЛИ и к выходам узла преобразования, двоично-десятичного кода в двоичный, входы которого соединены с выходами регистров адреса группы, подключенных своими входами выбора приемавыдачи к второму выходу первого триг- гера, входы управления приемом и информационные входы каждого регистра адреса группы соединены соответственно с выходами дешифратора и второй группой информационных входов устройства, группа выходов счетчика является группой кодовых выходов устройства.

   „„ 1137481 >

   I 137481