Изобретение относитс к вьгаислительной технике и может быть использовано при сопр жении устройств функционирующих в позиционной системе остаточных классов. Известен преобразователь числа из двоичной системы счислени в систему остаточных классов, содержЗщий входной регистр, матрицу преобразовани двоичного хода в промежуточный непозиционный код, корректирующие матрич ные сумматоры lj . Данное устройство обладает больпшм объемом оборудовани и низким быстродействием. Наиболее близким к изобретению по технической сущности вл етс преобразователь числа из двоичной системы счислени в систему остаточных классов, содержащий входной регистр , сумматор по модулю, блок умножени , два дополнительных регистра два коммутатора, причем первый и вто рой выходы выходного регистра соединены соответственно с первыми входам первого коммутатора и сумматора по модулю, выход которого соединен с входами первого и второго дополнительных регистров и вл етс выходом преобразовател , входы сдвига основной и дополнительной записи которого соединены соответственно с управл ющими входами входного первого и второго дополнительных регистров, выходы которых соединены соответственно с первым и вторым входами второго коммутатора, выход которого соединен с вторьм входом первого коммутатора, выход которого соединен с входом .блока умножени , выход которого соединен с вторым входом сумматора по модулю 2 . Недостатком известного преобразовател вл етс большое количество оборудовани . Целью изобретени вл етс сокращение количества оборудовани .: Поставленна цель достигаетс тем, что преобразователь числа из двоичной системы счислени в систему остаточных классов, содержащий вход-г ной регистр и сумматор по. модулю, причем выход сумматора по модулю вл етс выходом преобразовател , содержит шифратор, счетчик и элемент задержки, причем выходы, (т-1) мла хших разр дов входного регистра соеди нены соответстве:нно с входами первой группы сумматора по модулю, входы второй группы которого соединены соответственно с выходами шифратора, информационный и управл ющий входы которого соединены соответственно с выходом счетчика и выходом старшего разр да входного регистра, тактовый вход которого соединен с входом счетчика и выходом элемента задержки, вход которого соединен с тактовым входом сумматора по модулю и тактовым входом преобразовател , вход начальной установки которого соединен с входами начальной установки счетчика и сумматора по модулю. На чертеже представлена схема преобразовател числа из двоичной системы счислени в систему остаточных классов. Преобразователь числа из двоичной системы счислени в Систему остаточных KjjaccoB содержит входной регистр 1, шифратор 2, элемент 3 задержки, сумматор 4 по модулю, счетчик 5, тактовый вход 6 преобразовател , выход 7 преобразовател , вход 8 начальной установки преобразовател . Работа преобразовател числа из двоичной системы в систему остаточных классов заключаетс в следукщем. Число в двоичной системе счислени можно представить в виде , ,. 2 +...+Ад-2°, где k 0,1,2... Дл перевода числа х в СОК необходимо осуществить преобразование числа по модулю /x/J. , т.к. А принимает значени О или 1, то X можно представить -/foV v;,/;,. При представлении весов разр дов по модулю можно наблюдать периоичность повторени остатков. Например , при представлении двоичных разр дов по модулю 3,5 и 7 получаютс f последовательности остатков, привеенные в таблице. Представление весов разр дов по модулю 3 имеют периодичность , по модулю , по модулю . Счетчик 5 работает по модулю, равному периодичности остатков по данному модулю., 3112 Шифратор 2 преобразует состо ние счетчика в величину остатка по данному модулю, сумматор 4 по модулю вл етс накапливакнцим. Преобразователь числа из двоичной системы счислени в систему остаточных классов работает следующим образом . В исходном состо нии в регистр 1 заноситс преобразуемое число та двоичной форме. По сигналу с входа 8 установки в сумматор 4 записьшаютс (т-1) младщих разр дов регистра, причем Bog Р t Счетчик 5 выдает двоичньш код, соответству ощий номеру k -го числа пери одической последовательности. Данный код при наличии сигнала на управл ющем входе шифратора 2 (значение.Ац) преобразуетс им в соответствующее значение остатка. Происходит сложенйе значени остатка и (т-1) младших разр дов на сумматоре 4 по модулю при25 подаче импульса по тактовому входу 6 преобразовател . 1 Сигнал тактового импульса задерживаетс на врем суммировани элементом 3 задержки, после чего поступает на вход регистра 1, осуществл ющего сдвиг числа, и на вход счетчика 5, по значению которого шифратор 2 фор-, мирует значение следующего остатка еС ц., , который затем прибавл етс при АК , равном единице, к содержимому сумматора 4 по модулю. Процесс сдвига содержимого регистра 1 и сум-; мировани продолжаетс до тех пор, пока не сложатс содержимое сумматора 4 по модулю и последний остаток , . Результат с выхода сумматора 4 по модулю поступает на выход 7 преобразовател .Процесс преобразовани занимает (k -(ги-1) такт. По сравнению с известным предлагаемое устройство, облада примерно равным быстродействие, требует дл реализации существенно меньшего количества оборудовани за счет замены двух коммутаторов, двух дополнительных регистров блока умно жени известного устройства на более простые счетчик и шифратор.The invention relates to an advanced technique and can be used to interface devices of residual classes operating in a positional system. A known number converter from a binary number system to a system of residual classes, containing an input register, a matrix for converting a binary course into an intermediate nonpositional code, and corrective matrix adders lj. This device has a large amount of equipment and low speed. The closest to the invention according to the technical essence is a number converter from a binary number system to a residual class system containing an input register, a modulo adder, a multiplication unit, two additional registers, two switches, the first and second outputs of the output register being connected respectively to the first inputs the first switch and modulo adder, whose output is connected to the inputs of the first and second additional registers and is the output of the converter, the main shift inputs and will complement The recording of which is connected respectively to the control inputs of the input first and second additional registers, the outputs of which are connected respectively to the first and second inputs of the second switch, the output of which is connected to the second input of the first switch, the output of which is connected to the input of the multiplication unit whose output is connected to the second input of the modulo adder 2. A disadvantage of the known converter is a large amount of equipment. The aim of the invention is to reduce the amount of equipment.: The goal is achieved by converting a number from a binary number system to a system of residual classes containing an input register and adder. module, the output of the modulo adder is the output of the converter, contains an encoder, a counter and a delay element, the outputs, (t − 1) of the lower bits of the input register, are connected respectively to the inputs of the first group of the adder modulo, the inputs of the second group which are connected respectively to the outputs of the encoder, the information and control inputs of which are connected respectively to the output of the counter and the output of the higher bit of the input register, the clock input of which is connected to the input of the counter and the output of the delay element, the input of which is connected to the clock input of the modulo adder and the clock input of the converter, the input of the initial installation of which is connected to the inputs of the initial installation of the counter and the modulo adder. The drawing shows a scheme for converting a number from a binary number system to a system of residual classes. The number converter from binary number system to residual system KjjaccoB contains input register 1, encoder 2, delay element 3, modulator 4, counter 5, converter clock input 6, converter output 7, input 8 of the initial converter installation. The operation of the binary number to the residual class system is as follows. The number in binary number system can be represented as,,. 2 + ... + Ad-2 °, where k 0,1,2 ... To convert the number x to the SOC, it is necessary to convert the number modulo / x / J. because A takes the values O or 1, then X can be represented - / foV v;, /;,. When representing the weights of the bits in the module, one can observe the periodicity of repetition of residues. For example, by presenting binary digits modulo 3.5 and 7, f sequences of residuals are shown in the table. The representation of the weights of bits modulo 3 have a periodicity, modulo, modulo. Counter 5 operates on a modulus equal to the periodicity of residuals on a given modulo., 3112 Encoder 2 converts the state of a counter into the magnitude of the residual on a given modulus, adder 4 modulo is accumulation of acoustics. The number converter from the binary number system to the system of residual classes works as follows. In the initial state, the converted number and binary form are entered into register 1. The signal from the input 8 of the setup to the adder 4 records (t − 1) the lower bits of the register, with Bog P t Counter 5 issuing a binary code corresponding to the kth number of the periodic sequence. This code, in the presence of a signal at the control input of the encoder 2 (value.Atz), is converted by it into the corresponding value of the residual. The sum of the residual and (t − 1) low-order bits on adder 4 is modulo when 25 is fed by a pulse on the clock input 6 of the converter. 1 The clock pulse signal is delayed by the summing element 3 delay, after which it is fed to the input of register 1, shifting the number, and to the input of counter 5, according to the value of which the encoder 2 forms the value of the next remainder of the EU cent, then when AK is equal to one, is added to the content of the adder 4 modulo. The process of shifting the contents of register 1 and sum; Worldwide continues until the content of the adder 4 is modulo and the last remainder,. The result from the output of the adder 4 modulo arrives at the output 7 of the converter. The conversion process takes (k - (gi-1) clock. In comparison with the known, the proposed device, which has approximately equal performance, requires significantly less equipment due to the replacement of two switches , two additional registers of a smart unit of a known device for a simpler counter and encoder.
1212121 21 124 312431 124 1 2 4124 212 243 1241212121 21 124 312431 124 1 2 4124 212 243 124