SU894699A1 - Binary-to binary coded decimal code converter - Google Patents
Binary-to binary coded decimal code converter Download PDFInfo
- Publication number
- SU894699A1 SU894699A1 SU802913215A SU2913215A SU894699A1 SU 894699 A1 SU894699 A1 SU 894699A1 SU 802913215 A SU802913215 A SU 802913215A SU 2913215 A SU2913215 A SU 2913215A SU 894699 A1 SU894699 A1 SU 894699A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- binary
- inputs
- group
- adder
- code
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Complex Calculations (AREA)
Description
,1,one
Изобретение относитс к вычислительной технике и может быть использовано при построении преобра- эователейсмешанного двоичного кода в двоично-дес тичный код.The invention relates to computing and can be used in the construction of converters of mixed binary code into binary-decimal code.
Известен преобразователь двоичного кода смешанных чисел в двоично-дес тичный код, содержащий блок управлени , блок формировани сигналов , переключатель эквивалентов, запоминающий блок, сумматор, вычислитель , сдвигатель, входную информационную , выходную информационную и управл ющую шины l.A known converter of binary code of mixed numbers into a binary-decimal code comprising a control unit, a signal generation unit, an equivalent switch, a storage unit, an adder, a calculator, a shifter, input information, output information and control bus l.
Недостаток данного преобразовател состоит в низком быстродействии, которое зависит от числа разр дов дес тичного кодаThe disadvantage of this converter is low speed, which depends on the number of bits of the decimal code.
Наиболее близким к предлагаемому вл етс преобразователь двоичного кода в двоично-дес тичный, содержащий блок преобразовани целых двоичных чисел в двоично-дес тичные, пост роенный на базе двоичных сумматоров и блоков коррекции .The closest to the present invention is a binary-to-binary converter that contains a block of converting whole binary numbers to binary-decimal, built on the basis of binary adders and correction blocks.
Недостаток известного устройства состоит в нево.зможности преобразовани дробных двоичных чисел в двоично-дес тичные ,A disadvantage of the known device is that it is not possible to convert fractional binary numbers to binary digits,
Цель изобретени - расширениеThe purpose of the invention is the expansion
5 функциональных возможностей за счет преобразовани как целых чисел, так и дробных.5 functionality by converting both integers and fractional.
Поставленна цель достигаетс тем, что в преобразователь двоичного кода в двоично-дес тичный, содержащий блок преобразовани целых двоичных чисел в двоично-дес тичные, введены блок хранени корректирующих кодов, сумматор и коммутатор,The goal is achieved by the fact that a correction code storage block, an adder and a switch are entered into the binary-to-binary-to-binary converter, containing the unit for converting whole binary numbers to binary-to-decimal
f5 перва группа входов которого соединена с выходами сумматора, втора группа входов соединена с первой группой входов сумматора, с информационными входами преобразовател ,f5, the first group of inputs of which is connected to the outputs of the adder, the second group of inputs is connected to the first group of inputs of the adder, to the information inputs of the converter,
20 причем старшие разр ды второй группы входов коммутатора соединены со входами блока хранени корректирующих кодов коррекции, группа выходов которого соединена со второй20 wherein the higher bits of the second group of inputs of the switch are connected to the inputs of the storage unit of the correction correction codes, the group of outputs of which is connected to the second
25 группой входов сумматора, выходы коммутатора соединены со входами блока преобразовани целых двоичных чисел в дес тичные, выходы которого вл ютс информационными вы3 ходами преобразовател .25 by a group of inputs of the adder, the outputs of the switch are connected to the inputs of the block for converting whole binary numbers to decimal, the outputs of which are informational outputs of the converter.
На чертеже представлена блоксхема устройства.The drawing shows the block diagram of the device.
Информационный вход 1 преобразовател соединен с входом посто нного запоминающего устройства 2 коррекции , с первым входом сумматора 3 и с первым входом коммутатора 4, второй вход которого св зан с выходом сумматора 3. Второй вход сумматора 3 подключен к выходу блока 2 . хранени корректирующих кодов. Выход коммутатора 4 соединен с входом блока 5 преобразовани целых двоичных чисел в двоично-дес тичные, выход которого св зан с информационными выходами б преобразовани .The information input 1 of the converter is connected to the input of the permanent storage device 2 of the correction, to the first input of the adder 3 and to the first input of the switch 4, the second input of which is connected to the output of the adder 3. The second input of the adder 3 is connected to the output of the block 2. storing corrective codes. The output of the switch 4 is connected to the input of the block 5 for the conversion of whole binary numbers to binary-decimal, the output of which is connected to the information outputs b of the conversion.
Преобразование дробного двоипноГо кода, в двоично-дес тичный осущесТвл етс с использованием р да дес тичных чиселThe conversion of a fractional duplicate code to binary-decimal is performed using a series of decimal numbers.
2 2 2 2 jooo юоо 1ООО -food члены которого приблизительно равны членам преобразуемого р да чисел 2- J 2-) 3-.. .. Следователно , веса разр дов преобразуемой двоичной дроби можно при преобразовании заменить соответствующими весами разр дов целого двоичного числа 2; 2®; 2 ... 2 . Погрешность, возникающую при замене р да двоичной дроби р дом целого двоичного числа, можно скорректировать. При коррекции кода анализируют входной код, так как величина коррекции зависит от значени этого кода.2 2 2 2 jooo yooo 1OOO -food whose members are approximately equal to the members of the converted row of 2- J 2-) 3- .. numbers. Consequently, the bit weights of the converted binary fraction can be replaced with the corresponding weights of the bits of the integer binary number 2 ; 2®; 2 ... 2. The error resulting from replacing a number of binary fractions with a whole binary number can be corrected. When correcting the code, the input code is analyzed, since the amount of correction depends on the value of this code.
В таблице представлена необходима коррекци .The table shows the necessary correction.
Как. видно из таблицы, дл обеспечени заданной точности необходимо -анализироваггь состо ни лишь шеети старших значащих разр дов входного кода/ так как погрешность не превышает половины младшего значащего разр да входного кода.При этом код коррекции должен иметь только п ть разр дов. Дл формировани кода коррекции при преобразовании дес тиразр дного кода можно использовать посто нное запоминающее устройство с шестью входами и п тью выходами.How. can be seen from the table, for a given accuracy it is necessary to analyze the state of only the neck of the most significant bits of the input code / since the error does not exceed half of the least significant bit of the input code. In this case, the correction code should have only five bits. To form a correction code when converting a ten-bit code, you can use a permanent storage device with six inputs and five outputs.
Преобразователь работает следующим образом.The Converter operates as follows.
Преобразуемый двоичный код пода-ют на входной информационный вход 1. При преобразовании целых чисел коммутатор 4 подключает вход блока 5 пре;образовани целых чисел к информационному входу 1, и Лреобразуемый код поступает на вход блока 5 преобразовани . С выхода блока 5 преобразовани целых чисел двоично-дес тичн ый код поступает на информационный , выход преобразовател .Convertible binary code is fed to input information input 1. When converting integers, switch 4 connects the input of block 5 to the conversion of integer numbers to information input 1, and the code to be converted is fed to the input of conversion block 5. From the output of block 5 for the conversion of integers, the binary-decimal code enters the information one, the output of the converter.
При преобразовании дробного двоичного кода коммутатор 4 подключает вход блока 5 преобразовани целых чисел к вьрсоду сумматора 3. Преобразуемый дробный двоичный код подают на информационный вход 1, с выхода которого код поступает на первый вход сумматора 3, а шесть старших разр дов кода - на вход посто нного запоминающего устройства 2 коррекции, в котором закодирован код коррекции. Код коррекции, соответствующий входному коду, с выхода посто нного запоминающего устройства 2 поступает на второй вход сумматора 3, When converting a fractional binary code, switch 4 connects the input of an integer conversion unit 5 to the type of adder 3. The fractional binary code being converted is fed to information input 1, from the output of which the code goes to the first input of the adder 3, and the six most significant bits of the code This memory device 2 correction, in which the code correction code. The correction code corresponding to the input code from the output of the permanent storage device 2 is fed to the second input of the adder 3,
С выхода сумматора 3 скорректированный код поступает через коммутатор 4 на блок 5 преобразовани целых чисел, на выходе которого по вл етс двоично-дес тичный код, поступающий на ин4 ормационный выход 6 преобразовани .From the output of the adder 3, the corrected code is fed through the switch 4 to the block 5 for converting integers, the output of which is the binary-decimal code arriving at the digital output 6 for the conversion.
Предлагаемый преобразователь можно использовать дл преобразовани двоичных многоразр дных как целых, так и дробных чисел в двоично-дес тичные .The proposed converter can be used to convert binary multi-bit integers as well as fractional numbers to binary-binary ones.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802913215A SU894699A1 (en) | 1980-04-17 | 1980-04-17 | Binary-to binary coded decimal code converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802913215A SU894699A1 (en) | 1980-04-17 | 1980-04-17 | Binary-to binary coded decimal code converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU894699A1 true SU894699A1 (en) | 1981-12-30 |
Family
ID=20891046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802913215A SU894699A1 (en) | 1980-04-17 | 1980-04-17 | Binary-to binary coded decimal code converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU894699A1 (en) |
-
1980
- 1980-04-17 SU SU802913215A patent/SU894699A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110264719A1 (en) | High radix digital multiplier | |
US4623872A (en) | Circuit for CSD-coding of a binary number represented in two's complement | |
SU894699A1 (en) | Binary-to binary coded decimal code converter | |
GB867191A (en) | Improvements in apparatus for converting data in a first number system to one in a different number system, and more particularly for binary to decimal conversion, and vice versa | |
SU633013A1 (en) | Binary-to-decimal code converting arrangement | |
SU1027742A2 (en) | Digital/analog function generator with power response function | |
SU603134A1 (en) | Arrangement for conversion of decimal code into analogue signal | |
KR0129751B1 (en) | Encoding and decoding apparatus and method | |
EP0470793A2 (en) | Digital signal orthogonal transformer apparatus | |
SU809154A1 (en) | Polyadic-to-sidual class code converter | |
SU468236A1 (en) | Code Conversion Device | |
JPH0216632A (en) | Fixed point number/floating point number converting circuit | |
SU809153A1 (en) | Device for bcd-to-binary conversion | |
SU849198A1 (en) | Reversive binary-to-bcd code converter | |
SU796837A1 (en) | Decimal-to-quinary fraction converter | |
SU1043627A1 (en) | Binary to bcd converter | |
SU1001079A1 (en) | Binary code-to-residual class system code converter | |
SU868747A1 (en) | Binary-to-decimal code converter | |
SU501369A1 (en) | Multichannel measuring system | |
JP2890412B2 (en) | Code conversion circuit | |
SU1125621A1 (en) | Translator from binary system to residual class system | |
SU1172019A1 (en) | Four-bit binary code-to-binary-coded decimal code converter | |
SU497724A2 (en) | Multichannel analog-to-digital converter | |
SU1269271A1 (en) | Binary code-to-residual class system code converter | |
RU2040115C1 (en) | Converter of four-bit binary code to binary-decimal code |