SU796837A1 - Decimal-to-quinary fraction converter - Google Patents
Decimal-to-quinary fraction converter Download PDFInfo
- Publication number
- SU796837A1 SU796837A1 SU792724073A SU2724073A SU796837A1 SU 796837 A1 SU796837 A1 SU 796837A1 SU 792724073 A SU792724073 A SU 792724073A SU 2724073 A SU2724073 A SU 2724073A SU 796837 A1 SU796837 A1 SU 796837A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- decimal
- converter
- binary
- register
- code
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
.(54) ПРЕОБРАЗОВАТЕЛЬ ДЕСЯТИЧНОЙ ДРОБИ В ПЯТИРИЧНУЮ. (54) DETERMINAL CRUSHED TRANSFORMER IN FIFTH
1one
Изобретение относитс к автомати .ке и вычислительной технике и может быть использовано при построении дес тичных преобразователей.The invention relates to automation and computing and can be used in the construction of decimal converters.
Известен преобразователь дес тичного кода в двоичный, содержащий сдвиговый регистр, блоки коррекции и блок управлени ij.A decimal-to-binary converter is known that contains a shift register, correction blocks, and a control block ij.
Недостаток этого преобразовател состоит в большой сложности и невысокой скорости преобразовани .The disadvantage of this converter is great complexity and low conversion speed.
Наиболее близким по технической сущности к предлагаемому вл етс преобразователь дес тичного кода в п тиричный, содержащий двоично-дес тичный сдвиговый регистр, дешифратор двоично-дес тичного кода, входы которого соединены с выходами двоичиодес тичного сдвигового регистра, и шифратор дес тичного кода в двоичнодес тичный , перва группа входов которого вл етс группой входов преобразовател , а выходы соединены со входами двоично-дес тичного сдвигового регистра 2 .The closest in technical essence to the present invention is a converter of a decimal code to pythic, containing a binary-decimal shift register, a decoder of a binary-decimal code, the inputs of which are connected to the outputs of a binary shift register, and a decipher of the decimal code into a binary one. , the first group of inputs of which is the group of inputs of the converter, and the outputs are connected to the inputs of the binary-decimal shift register 2.
Недостаток данного преобразовател состоит в невозможности преобразовани дробных чисел и в невысокой скорости преобразовани , св заннойс прохождением полученной тетрадиThe disadvantage of this converter is the impossibility of converting fractional numbers and the low conversion speed associated with the passage of the resulting notebook.
выходного кода через сдвиговый регистр прежде чем он поступит в выходной регистр.output code through the shift register before it enters the output register.
Цель изобретени - увеличение быстродействи .The purpose of the invention is to increase speed.
Поставленна цель достигаетс за счет того, что в преобразователь дес тичной дроби в п тиричную, содержащий двоично-дес тичный сдвиговый This goal is achieved due to the fact that the converter of decimal fraction into pythic, containing binary-decimal shift
O регистр, дешифратор двоично-дес тичного кода, входы которого соединены с выход 1ми двоично-дес тичного сдвигового регистра, ишифратор дес тичного кода в двоично-дес тичный, перва группа входов которого вл етс группой входов преобразовател , а выходы соединены со входами двоичнодес тичного сдвигового регистра,введены блок делени на два и регистрO register, decoder of binary-decimal code, the inputs of which are connected to the output of the 1st binary-decimal shift register, encoder of the decimal code into binary-decimal, the first group of inputs of which is a group of inputs of the converter, and outputs are connected to the inputs of the binary shift register, dividing block and register
0 п тиричного кода, управл ющий вход которого соединен с управл ющим выходом блока делени на два, разр дные выходы регистра п тиричного кода вл ютс выходами преобразовател ,0 of the hex code, the control input of which is connected to the control output of the dividing unit by two, the bit outputs of the register of the hex code are outputs of the converter,
5 информационные выходы блока делени на два соединены со второй группой входов шифратора; дес тичного кода в двоично-дес тичный, информационные входы регистра п тиричного кода5, the information outputs of the division unit into two are connected to the second group of inputs of the encoder; decimal code to binary decimal, information inputs of the register of the ctric code
0 соединены с информационными вьоходами0 connected to information boards
старших разр дов блока вьвделени на два.older bits of block allocation by two.
На чертеже приведена блок-схема предлагаемого преобразовател .The drawing shows the block diagram of the proposed Converter.
Устройство состоит из .ьшфратора 1 дес тичного кода в двоично-дес тичный ,двоично-дес тичного сдвигового регистра 2, дыаифратора 3 двоичнодес тичного кода, блока 4 делени на два, регистра 5 п тиричного кода.The device consists of an encoder 1 of a decimal code in a binary-decimal, a binary-decimal shift register 2, a diffuser 3 of a binary one, a block of 4 divisions into two, a register of five five-fold code.
Алгоритм перевода дес тичного дроного числа в п тиричную систему заключаетс в последовательном делении дес тичного числа и промежуточных частных на 0,2; старадие отбрасываемые разр ды промежуточных частных, вз тые в пр мом пор дке, представл ют собой п тиричный эквивалент; количество процедур делени (количество разр дов п тиричного эквивалента определ етс заданной точностью вычислений . При аппаратурной реализации деление дес тичного числа на 0,2 замен етс делением на 2.The algorithm for converting the decimal number to the pentameter system consists in successively dividing the decimal number and intermediate quotients by 0.2; Starradium discarded bits of intermediate quotients, taken in direct order, are a polyric equivalent; the number of division procedures (the number of digits of the fiveth equivalent is determined by the specified accuracy of the calculations. In the hardware implementation, the decimal division by 0.2 is replaced by the division by 2.
Пример. Перевод дес тичной дроби 0,4624 в п тиричную систему: т 4624 Example. Transfer of decimal fraction 0,4624 to the pyrite system: t 4624
1ШЗГ2121ShZG212
Ш 2Ш 2
Преобразователь работает следующи образом.The converter works as follows.
Из двоично-дес тичного сдвигового регистра 2 к-й разр д переводимого ( промежуточного частного ) , представленный в коде , поступает через дешифратор 3 .на блок 4 делени на два, который образует разр д частного по правилам дес тичной таблищл делени и запоминает разр д остатка по правилам дес тичной таблицы делени , котор 1й используетс при поступлении (К+1)-го разр да переводимого числа при формировании очередного разр да частного. Сформированный К-й разр д частного из блока 4 передаетс через шифратор 1 в регистр 2. Стараие разр ды промежуточных частных не передаютс в регистр . Разр ды п тиричного эквивалента поступают в регистр 5, который подготавливаетс перед каждым делением на 2 самого переводимого числа или промежуточного частного.From the binary-decimal shift register, the 2nd kth bit of the translated (intermediate private), represented in the code, is received through the decoder 3. The block 4 is divided into two, which forms the private bit according to the rules of the decimal table division and stores the bit the remainder according to the rules of the decimal table of division, which is used for the receipt of the (K + 1) -th digit of the number being transferred when forming the next partial quotient. The generated Qth private bit from block 4 is transmitted via encoder 1 to register 2. The best partial intermediate bits are not transferred to the register. The five-digit equivalent bits go into register 5, which is prepared before each division by 2 of the number itself or intermediate quotient.
Достоинством преобразовател вл етс то,что процесс преобразовани дес тичных дробей в п тиричную систему сведен к выполнению только двух арифметических- операций - деление и сложение (операци умножени переводимого числа на 0,5 заменена операО цией делени на 0,2) . Предлагаемый, преобразователь позвол ет увеличить быстродействие за счет того, что сформированные разр ды выходного кода поступают сразу в регистр 5, неThe advantage of the converter is that the process of converting decimal fractions into a pyrite system is reduced to performing only two arithmetic operations — division and addition (the multiplication of the translated number by 0.5 is replaced by the operation of division by 0.2). The proposed converter allows to increase the speed due to the fact that the generated bits of the output code go directly to register 5, not
5. проход предварительно через регистр 2.5. pre-pass through the register 2.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792724073A SU796837A1 (en) | 1979-02-12 | 1979-02-12 | Decimal-to-quinary fraction converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792724073A SU796837A1 (en) | 1979-02-12 | 1979-02-12 | Decimal-to-quinary fraction converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU796837A1 true SU796837A1 (en) | 1981-01-15 |
Family
ID=20809962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792724073A SU796837A1 (en) | 1979-02-12 | 1979-02-12 | Decimal-to-quinary fraction converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU796837A1 (en) |
-
1979
- 1979-02-12 SU SU792724073A patent/SU796837A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU796837A1 (en) | Decimal-to-quinary fraction converter | |
US2994076A (en) | Code converter circuit | |
US3654438A (en) | Hexadecimal/decimal calculator | |
SU888105A1 (en) | Binary code converter with scaling | |
SU860055A1 (en) | Converter of bcd numbers in 4,2,2,1 code to binary numbers | |
SU894699A1 (en) | Binary-to binary coded decimal code converter | |
SU645150A1 (en) | N-digit decimal-to-quinary code converter | |
SU746505A2 (en) | Device for raising binary numbers to the third power | |
SU510714A1 (en) | Binary number multiplier | |
SU805303A1 (en) | Digital device for taking antilogarithms | |
SU798799A1 (en) | Decimal-to-inverse code converter | |
SU849198A1 (en) | Reversive binary-to-bcd code converter | |
US3660837A (en) | Method and device for binary-decimal conversion | |
SU857980A1 (en) | Digital scale converter | |
SU999043A1 (en) | Multiplication device | |
SU957200A1 (en) | Binary to binary-decimal code converters | |
SU922726A1 (en) | Conveyer device for simultaneous performing of arithmetic operations on a set of numbers | |
SU926655A1 (en) | Device for taking logs of numbers | |
SU521563A1 (en) | Device for converting binary code with scaling | |
US3505675A (en) | Converter for binary and binary-coded decimal numbers | |
SU922731A1 (en) | Device for multiplying in residual class system | |
SU501369A1 (en) | Multichannel measuring system | |
SU857982A1 (en) | Square rooting device | |
JPS6126135A (en) | Conversion circuit of floating point data | |
GB1321649A (en) | Numerical base translator |