SU922731A1 - Device for multiplying in residual class system - Google Patents
Device for multiplying in residual class system Download PDFInfo
- Publication number
- SU922731A1 SU922731A1 SU782675156A SU2675156A SU922731A1 SU 922731 A1 SU922731 A1 SU 922731A1 SU 782675156 A SU782675156 A SU 782675156A SU 2675156 A SU2675156 A SU 2675156A SU 922731 A1 SU922731 A1 SU 922731A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- inputs
- output
- input
- signal
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(5) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ(5) DEVICE FOR MULTIPLICATION IN THE SYSTEM OF RESIDUAL CLASSES
II
Изобретение относитс к вычислительной технике.The invention relates to computing.
Известны табличные устройства модульного умножени в системе остаточных классов 1.Known table devices modular multiplication in the system of residual classes 1.
Наиболее близким к изобретению вл етс устройство дл умножени в системе ос1;аточных классов, содержащее входные регистры, дешифраторы, ключи, коммутатор, выходной регистр и логические блоки поиска квадрата- и квадрантов арифметической таблицыf23.Closest to the invention is a multiplier in the os1 system; active classes containing input registers, descramblers, keys, a switch, an output register, and logical blocks for searching the square and quadrants of the arithmetic table f23.
Применение логического блока поиска квадрата относительно диагонали квадранта и логического блока поиска квадрантов относительно осей арифметической таблицы приводит к необходимости введени в устройство дополнительных элементов: дешифратора номеров базовых квадратов квадрайта, пассивных трансформаторных линеек и т.д. Это усложн ет построение устрой ,ства и увеличивает необходимое количество оборудовани .The use of a logical block for finding a square relative to the diagonal of a quadrant and a logical block for finding quadrants relative to the axes of the arithmetic table leads to the necessity of introducing into the device additional elements: a decoder of the numbers of basic squares of the quadrite, passive transformer lines, etc. This complicates the construction of the device and increases the required amount of equipment.
Цель изобретени - упрощение устройства .The purpose of the invention is to simplify the device.
Поставленна цель достигаетс тем, что в устройство, содержащее входные регистры, дешифраторы, ключи,коммутатор , выходной регистр, введены сумматор по модулю два, группы элементов ИЛИ, элементы И и ИЛИ, при этом первый и второй входные регистры последовательно через соответствующие The goal is achieved by the fact that a modulo two adder, groups of OR elements, AND and OR elements are entered into a device containing input registers, groups of OR elements, AND and OR elements, the first and second input registers successively through the corresponding
10 первый и второй дешифраторы, первую и втдрую группы элементов ИЛИ и первый и второй ключи подключены соответственно к первой и второй г эуппам входов коммутатора, выходы первой и10 first and second decoders, the first and second groups of the OR elements and the first and second keys are connected respectively to the first and second r of the unit's inputs of the switch, the outputs of the first and second
второй групп первого и второго дешифраторов подключены соответственно к входам первого, второго, третьего the second groups of the first and second decoders are connected respectively to the inputs of the first, second, third
.и четвертого элементов ИЛИ, выходы которых подключень к соответствующим .and the fourth OR elements whose outputs are connected to the corresponding
20 входам сумматора по модулю два, управл ющие входы ключей вл ютс входами управлени устройства, соответствующие выходы первой группы коммутатораThe 20 inputs of the modulo-two adder, the control inputs of the keys are the control inputs of the device, the corresponding outputs of the first switch group
подключены к соответствующим входам п того элемента ИЛИ и-первым входам соответственно шестого, седьмого, восьмого, дев того и дес того элементов ИЛИ, к вторым входам которых подключены соответствующие выходы второй группы коммутатора и входы одиннадцатого элемента ИЛИ, выход которого подключен к первым входам первого и второго элементов И, выход п того элемента ИЛИ подключен к первым входам третьего и четвертого элементов И, вторые входы первого и третьего элементов И и второго и четвертого элементов И подключены соответственно к нулевому и единичному выходам сумматора по модулю два, а выходы второго и четвертого элементов И подключены к соответствующим входам соответственно двенадцатого и тринадцатого элементов ИЛИ, выходы шестого, седьмого, восьмого, дев того , дес того, двенадцатого и тринадцатого элементов ИЛИ соединены с соответствующими входами выходного регистра , выход которого вл етс выходом устройства.connected to the corresponding inputs of the fifth OR element and the first inputs of the sixth, seventh, eighth, ninth and tenth OR elements, respectively, to the second inputs of which the corresponding outputs of the second switch group and inputs of the eleventh OR element, whose output is connected to the first inputs of the first and the second element AND, the output of the pto element OR is connected to the first inputs of the third and fourth elements AND, the second inputs of the first and third elements AND and the second and fourth elements AND are connected respectively to n the output of the modulo two, the output of the second and fourth elements AND are connected to the corresponding inputs of the twelfth and thirteenth elements OR, the outputs of the sixth, seventh, eighth, ninth, tenth, twelfth and thirteenth elements OR are connected to the corresponding inputs of the output a register whose output is a device output.
В предлагаемой схеме модульного умножени используютс свойства симметрии арифметической таблицы относительно диагонали, вертикали и проход щих между иIn the proposed modular multiplication scheme, the symmetry properties of the arithmetic table are used with respect to the diagonal, vertical and passing between and
ризонтали, F:i+lrizontal, F: i + l
где Р: - модуль таблицы. Этоwhere P: is the table module. it
и определ ет возможность реализации в схеме табличного умножени только 0,25 ч. таблицы.and determines the possibility of implementing in the scheme of table multiplication only 0.25 hours of the table.
Операци модульного умножени выполн етс в коде табличного умножени The modular multiplication operation is performed in a table multiplication code.
Алгоритм получени результата операции определ етс следующим соотношением .: если два числа х и у заданы по основанию Р в коде табличного умножени ,X (f, х,-); у Ctx то дл того, чтобы получить произведение этих чисел по модулю р., достаточно получить произведение Рц) в коде табличного , умножени и инвертировать егоThe algorithm for obtaining the result of an operation is determined by the following relation: if two numbers x and y are given on the base P in the table multiplication code, X (f, x, -); in Ctx, in order to obtain the product of these numbers modulo p., it is enough to obtain the product Rc) in the tabular code, multiply and invert it
индекс jp в случае, если jp index in case
отличТх но от fy гдеDifference but from fy where
если О X,. if O X ,.
Р,-1.P, -1.
.х..x
еслиif a
В отличии от известных, в предлагаемом устройстве операци умножени производитс непосредственно в коде табличного умножени .Unlike the known ones, in the proposed device, the multiplication operation is performed directly in the table multiplication code.
На/чертеже изображена функциональна схема модульного умножени в системе- остаточных классов по модулю II (Р. П) .The drawing / drawing shows the functional scheme of modular multiplication in the system of residual classes modulo II (R. P).
На чертеже представлена блок-схема устройства.The drawing shows the block diagram of the device.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782675156A SU922731A1 (en) | 1978-10-18 | 1978-10-18 | Device for multiplying in residual class system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782675156A SU922731A1 (en) | 1978-10-18 | 1978-10-18 | Device for multiplying in residual class system |
Publications (1)
Publication Number | Publication Date |
---|---|
SU922731A1 true SU922731A1 (en) | 1982-04-23 |
Family
ID=20789747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782675156A SU922731A1 (en) | 1978-10-18 | 1978-10-18 | Device for multiplying in residual class system |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU922731A1 (en) |
-
1978
- 1978-10-18 SU SU782675156A patent/SU922731A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU922731A1 (en) | Device for multiplying in residual class system | |
SU1381488A1 (en) | Modulo 3 adder | |
SU485448A1 (en) | Device for adding numbers | |
SU794634A1 (en) | Device for multiplying series code by fractional factor | |
SU1262478A1 (en) | Device for subtracting decimal numbers | |
SU896620A1 (en) | Modulo multiplying device | |
SU968808A2 (en) | Device for modulo multiplying | |
SU788107A1 (en) | Number adding device | |
SU842796A1 (en) | Device for computing fractional rational function | |
SU951296A1 (en) | Device for multiplication by modulus | |
SU932484A1 (en) | Number comparing device | |
SU855654A1 (en) | Controlled arithmetic module | |
SU1223224A1 (en) | Device for dividing n-digit numbers | |
SU509870A1 (en) | Arithmetic logic unit | |
SU849198A1 (en) | Reversive binary-to-bcd code converter | |
SU1030799A1 (en) | Device for multiplication of numbers by modulus | |
SU981991A2 (en) | Modulus multiplication device | |
SU1282135A1 (en) | Device for shifting information with checking | |
SU1273918A1 (en) | Adding-subtracting device | |
SU1756881A1 (en) | Modulo arithmetic unit | |
SU758159A1 (en) | Device for computing coordinates | |
US5574676A (en) | Integer multiply instructions incorporating a subresult selection option | |
SU1765819A1 (en) | Symmetric boolean function computer | |
SU834906A1 (en) | Code converter | |
SU822181A1 (en) | Device for multiplying numbers in complementary codes |