SU855654A1 - Controlled arithmetic module - Google Patents
Controlled arithmetic module Download PDFInfo
- Publication number
- SU855654A1 SU855654A1 SU792842589A SU2842589A SU855654A1 SU 855654 A1 SU855654 A1 SU 855654A1 SU 792842589 A SU792842589 A SU 792842589A SU 2842589 A SU2842589 A SU 2842589A SU 855654 A1 SU855654 A1 SU 855654A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- module
- inputs
- output
- multiplexer
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Description
(54) УПРАВЛЯЕМЫЙ АРИФМЕТИЧЕСКИЙ МОДУЛЬ(54) CONTROLLED ARITHMETIC MODULE
tt
Изобретение относитс , к вычислительной технике и может использоватьс при построении различных узлов и устройств ЭВМ.The invention relates to computing and can be used in the construction of various components and devices of a computer.
Известен управл емый арифметический модуль, содержащий четыре инфор- , мационных входа и шесть управл ющих входов, два выхода, триггер и логические элементы И, ИЛИ, НЕ l.A controllable arithmetic module is known, containing four information, mation inputs and six control inputs, two outputs, a trigger and logical elements AND, OR, NOT l.
Недостатками данного управл емого арифметического модул вл ютс ограниченные возможности по реализации математических операций, что ухудшает характеристики конструируемых на его основе узлов и устройств. Кроме того, модуль сложен в управлении .The disadvantages of this controlled arithmetic module are the limited possibilities for implementing mathematical operations, which degrades the characteristics of nodes and devices constructed on its basis. In addition, the module is difficult to manage.
Наиболее близким к предлагаемому по технической сущности вл етс управл емый арифметический модуль, содержащий триггер, по два элемента И, ИЛИ и РАВНОЗНАЧНОСТЬ, два коммутатора , три информационных входа, . вход переноса, вход разрешени выполнени операции, дев ть управл ющих входов и два выхода, причем управл гацие входы первого коммутатора подключены к управл ющим входам модул , а его информационные входы - к информационным входам модул , выход первого коммутатора соединен со входом первого элемента равнозначность, второй вход которого вл етс управл ющим входом модул , а выход соединен с управл ющим входом второго к,оммутатора, второй управл кхций вход которого соединен с выходом второго элемента равнозначность , первый вход которого вл етс управл ющим входом модул , а второй соединен с выходом триггера, счетный вход которого соединен с выходом первого элемента ИЛИ, первый вход которого соеди.нен со входом переноса.устройства, а второй о выходом второго коммутатора, информационные входы которого подключены к управл ющим.входам модул ,а его стробирукхцнй вход соединен со входом разрешени вьшолнени операции, входы первого элемента И соединены со входомпереноса модул , с выходом второго элемента равнозначность и с первым входом второго.элемента И, второй вход которого соединен с выходом второго элемента равнозначность, третий вход вл етс управл ющим входом модул , а его четвертый вход подключен ко входу разрешени выполнени операции.The closest to the proposed technical entity is a controlled arithmetic module containing a trigger, two elements AND, OR, and EQUALITY, two switches, three information inputs,. the transfer input, the operation enable input, nine control inputs and two outputs, the control inputs of the first switch are connected to the control inputs of the module, and its information inputs are connected to the information inputs of the module, the output of the first switch is connected to the input of the first element, the second input of which is the control input of the module, and the output is connected to the control input of the second k, the switch, the second control of which the input is connected to the output of the second element of equivalence, the first input cat The first is the control input of the module, and the second is connected to the trigger output, the counting input of which is connected to the output of the first OR element, the first input of which is connected to the transfer input of the device, and the second output of the second switch, whose information inputs are connected to the module inputs, and its gating input is connected to the operation enable input, the inputs of the first element I are connected to the input of the module's transfer, to the output of the second element, equivalence, and the first input of the second element whose input is connected to the output of the second member equivalence, the third input is a control input of the modulator, and its fourth input is connected to an input enable the operation.
выходы элементов И соединены со входами второго элемента ИЛИ, выход которого вл етс выходом переноса устройства, а выход триггера вл етс выходом результата устройстваthe outputs of the AND elements are connected to the inputs of the second OR element, the output of which is the transfer output of the device, and the trigger output is the output of the result of the device
1212
Недостатком данного устройства , вл етс ограниченный набор выполн е .мых математических операций. Это приводит к уменьшению производительности узлов и устройств ЭВМ, конструируемых на основе этого модул при выполнении ими сложных математических операций.The disadvantage of this device is a limited set of executions of mathematical mathematical operations. This leads to a decrease in the performance of nodes and computer devices constructed on the basis of this module when they perform complex mathematical operations.
Цель изобретени - расширение функциональных возможностей путем увеличени набора математических операций, производимых управл емым арифметическим модулем.The purpose of the invention is to expand the functionality by increasing the set of mathematical operations performed by the controlled arithmetic module.
Поставленнос цель достигаетс тем, что управл емый арифметический модуль, содержащий триггер, элемент ИЛИ и два мультиплексора, настроечные входы первого из которых соединены соответственно с управл ющими входами, первой группы модул , а его входы - с информационными входами модул , выход триггера вл етс выходом результата модул , а его счетный вход соединен с выходом элемента ИЛИ, первый вход которого соединен со входом переноса модул , а второй вход - с выходом второго мультиплексора, информационные вхо ,да которого соединены соответственно с управл ющими входами второй группы Модул , а его стробирующий вход соединен со входом разрешени выполнени операции модул , модуль содержит третий мультиплексор, выход которого вл етс выходом переноса модул , -информационные входы соединены соответственно с управл ющими входами третьей группы модул , а настроечные входы попарно объединены с настроечными входами второго мльтиплексора и подключены соответственно к выходу триггера и первого мультиплексора, стробирующий вход третьего мультиплексора соединен со .входом разрешени выполнени операции модул .The goal is achieved by the fact that a controlled arithmetic module containing a trigger, an OR element and two multiplexers, the tuning inputs of the first of which are connected respectively to the control inputs of the first module group, and its inputs to the information inputs of the module, the trigger output is the output the result of the module, and its counting input is connected to the output of the OR element, the first input of which is connected to the transfer input of the module, and the second input - to the output of the second multiplexer, information inputs, and which are connected respectively Respectively with the control inputs of the second group of Modules, and its gate input is connected to the enable input of the module operation, the module contains a third multiplexer, the output of which is the transfer output of the module, the information inputs are connected to the control inputs of the third group of the module, respectively, and the configuration inputs pairwise combined with the tuning inputs of the second multiplexer and connected respectively to the output of the trigger and the first multiplexer, the strobe input of the third multiplexer is connected to. House resolution performing modulation operation.
Схема такого устройства помимо сдвигов хранимой информацииi выполнни логических операций и суммировани реализует также операции одновременного выполнени двух произвольных логических операций со сложением их результатов, т.е. устройство реализует все операции типа S q (А,В) + fj{A,B), где ,В) и fj (А,в) - произвольные логические функции операндов А и В. При этом эти операци могут реализоватьс одновременно со сдвигом информации в устройстве.The scheme of such a device, in addition to shifts in the stored information, and performing logical operations and summing, also implements operations to simultaneously perform two arbitrary logical operations with the addition of their results, i.e. the device implements all operations of the type S q (A, B) + fj {A, B), where, B) and fj (A, B) are arbitrary logical functions of the operands A and B. At the same time, these operations can be implemented simultaneously with the information shift in the device.
На чертеже представлена схема управл емого арифметического модул The drawing shows a diagram of the controlled arithmetic module
Устройство содержит мультиплексоры 1-3, триггер 4, элемент ИЛИ 5, информационные входы 6-8, вход 9 переноса , группы управл ющих входов 10-12, вход 13 разрешени выполнени операции, выход 14 результата и выход 15 переноса. Управл ющие входы коммутатора 1 подключены к управл ющим входам 10 устройства, а его ин .формационные входы - к информаци онным входам 6-8 устройства. Выход триггера 4 вл етаг информациЪннЕлм выходом устройства, а его счетный вход соединен с выходом элемента ИЛИ 5, один вход которого подключен ко входу 9 переноса устройства, а его второй вход соединен с выходом мультиплексора 2. Выход мультиплексора 3 вл етс выходом 15 переноса устройства, а его управл ющие входы попарно объединены с управл ющими входами мультиплексора 2 и подключены соответственно к выходу мультиплексора 1 и к выходу триггера 4. Информационные входы мультиплексоров 2 и 3 подключены к группам управл ющих входов 11 и 12 устройства соответственно , а их стробирующий вход ко входу 13 разрешени выполнени операции.The device contains multiplexers 1-3, trigger 4, element OR 5, informational inputs 6-8, transfer input 9, groups of control inputs 10-12, operation enable permission input 13, result output 14 and transfer output 15. The control inputs of the switch 1 are connected to the control inputs 10 of the device, and its informational inputs are connected to the information inputs 6-8 of the device. The output of trigger 4 is the device informational output of the device, and its counting input is connected to the output of the OR 5 element, one input of which is connected to input 9 of the device’s transfer, and its second input connected to the output of multiplexer 2. The output of the multiplexer 3 is output 15 of the device’s transfer, and its control inputs are pairwise combined with the control inputs of multiplexer 2 and connected respectively to the output of multiplexer 1 and to the output of trigger 4. The information inputs of multiplexers 2 and 3 are connected to groups of control inputs 11 and 12 the gates respectively, and their gate input to the input 13 permitting the operation.
Устройство работает следующим образом.The device works as follows.
На входы 6-9 устройства подаютс соответственно сигналы: вход 6 сигнал А дл св зи со старшим разр дом в п-разр дном устройстве, входSignals are respectively input to inputs 6-9 of the device: input 6 is signal A for communication with the highest bit in the n-bit device, input
7- сигнал А разр да операнда, вход7- signal A bit operand, input
8- сигнал АЗ дл св зи с млгщшим разр дом в п-разр дном устройстве, вход 9 - сигнал переноса Р. С информационного выхода 14 модул снимаетс сигнал S результата операции, а8 is the AZ signal for communication with a low discharge in the n-bit device, input 9 is the transfer signal P. From the information output 14 of the module, the operation signal S is output, and
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792842589A SU855654A1 (en) | 1979-11-12 | 1979-11-12 | Controlled arithmetic module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792842589A SU855654A1 (en) | 1979-11-12 | 1979-11-12 | Controlled arithmetic module |
Publications (1)
Publication Number | Publication Date |
---|---|
SU855654A1 true SU855654A1 (en) | 1981-08-15 |
Family
ID=20860472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792842589A SU855654A1 (en) | 1979-11-12 | 1979-11-12 | Controlled arithmetic module |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU855654A1 (en) |
-
1979
- 1979-11-12 SU SU792842589A patent/SU855654A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU855654A1 (en) | Controlled arithmetic module | |
SU1667055A1 (en) | Device for modulo m multiplication | |
SU822322A1 (en) | Pulse bridge-type oscillator | |
SU559243A1 (en) | Device for transforming distribution laws | |
RU1805461C (en) | Unit for homogeneous structure | |
SU987614A1 (en) | Information input device | |
SU903865A1 (en) | Controllable arithmetic module | |
SU767756A1 (en) | Parallel shift device | |
RU2131143C1 (en) | Multiple-state functional-logical generator | |
SU666642A1 (en) | Decoder | |
SU938280A1 (en) | Device for number comparison | |
SU840881A1 (en) | Controllable arithmetic module | |
RU2006934C1 (en) | Device for calculation of combinatorial functions | |
SU614432A1 (en) | Telemechanics system-computer interfage | |
SU1444760A1 (en) | Device for squaring a sequential series of numbers | |
RU2199147C2 (en) | Hard-logic page-control machine | |
SU864275A1 (en) | Information input device | |
SU864281A1 (en) | Shifting device | |
SU1640683A1 (en) | Data input device | |
SU680177A1 (en) | Functional calculator | |
SU771665A1 (en) | Number comparing device | |
SU790304A1 (en) | Switching device | |
SU648978A1 (en) | Binary number-comparing arrangement | |
RU1791818C (en) | Device for control of modulo three residual code | |
SU962916A1 (en) | Arithmetic logic moduls |