SU864281A1 - Shifting device - Google Patents

Shifting device Download PDF

Info

Publication number
SU864281A1
SU864281A1 SU792857267A SU2857267A SU864281A1 SU 864281 A1 SU864281 A1 SU 864281A1 SU 792857267 A SU792857267 A SU 792857267A SU 2857267 A SU2857267 A SU 2857267A SU 864281 A1 SU864281 A1 SU 864281A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
switches
node
output
shifters
Prior art date
Application number
SU792857267A
Other languages
Russian (ru)
Inventor
Михаил Семенович Белков
Евгений Аврельевич Братальский
Борис Адрианович Людоговский
Original Assignee
Предприятие П/Я М-5489
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5489 filed Critical Предприятие П/Я М-5489
Priority to SU792857267A priority Critical patent/SU864281A1/en
Application granted granted Critical
Publication of SU864281A1 publication Critical patent/SU864281A1/en

Links

Landscapes

  • Bus Control (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ СДВИГА(54) DEVICE FOR SHIFT

Изобретение относитс  к вычислительной технике,в частности к устрой ствам коммутации и сдвигали может быть применено в быстродействующих цифровых вычислительных машинах. Известны устройства дл  циклич1еского сдвига информации, содержащие п входных шин, п выходных шин, 1og«n управл ющих шин дл  подачи кода сдви га и элементы И, ИЛИ 1 . Недостатком таких устройств  вл е с  большой объем оборудовани . Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  сдвига информации, со- держащее п входных шин, выходных шин, управл ющих шин дл  по дачи кода сдвига и сдвигатели, распо ложенные последовательно/ соединенным  русами J :причем выход каждого 3J eMeHтарного сдвигател  соединен с л/И входами сдвигателей следующего  руса ((к число сдвиговых  русов в устрой стве) t2l. Однако данное устройство обладает меньшим объемом оборудовани . Недостатком его  вл етс  большое число св зей между сдвигател ми, что особенно резко про вл етс  при большей разр дности устройства ) Это не позвол ет оптимапьш 1м обра- ; зом разрезать сдвиговую сеть и реализовать ее в типовых конструктивных современп 1х ЭВМ ( чейках, блоках. Цель изобретени  - упрощение устройства . Дл  достижени  поставленной цели, устройство дл  сдвига, содержащее вГкоммутаторов (п - количество разр дов операвдов), узел прибавлени  единицы и узел маски, причем входы {п УП-ВХОДОВЫХ сдвигателей первого  руса соедннепл со входными шинами устройства, J-й выход 1-го сдвигател  (I, ,..., Vn) первого  руса , соединен с f-м входом j-ro сдвигател  второго  руса, управл ющие входы сдвигателей первого  руса соединены с управл юи нми шинами младших разр дов кода сдвига устройства и входами узла маски, управл ющие входы сдвигателей второго  руса соединены с выходами соответствующих коммутаторов , информационные входы первых групп коммутаторов подключены к управл ющим шинам старших разр дов кода сдвига устройства, информационные входы вторых групп коммутаторов соединены с выходами узла прибавлени  единицы, управл ющие йходы коммутаторов соединены с выходами узла маски , j-й выход 1-го сдвигател  второго  руса соединен с ((J-1))-й выходной шиной устройства.На чертеже изображена структурна  схема устройства (). Устройство содержит сдвигателй 1 первого  руса, сдвигателй 2 второго  руса, узел 3 маски, узел 4 прибавлени  единицы, коммутй/рры 5, входные шины 6, управл ющие шины 7 кода сдвига , выходные щинь 8, . Выходы сдвигателей 1 соединены со входными шинами 6, Выходы сдвигателей 1 соединены со входами 2 причём j-й выход i-ro сдвигател  1 соед ненс 1-м входом J-ro сдвигател  2. Вьрсод . сдвигателей 2 соединень} с вьщрдными шинами 8, причем выход Игр сдвигател  2 соединен с ,((j-1 )Vnti )-й выходной шиной 8, управл ющие входы сдвигателей 1 соединены с управл юш;ими шинами 7 младших разр дов кода сдвига, Входь первых, KOMNfyTaTo ров 5 и входы узла 4 прибавлени  единицы .соединены с шинами 7 старших разр дов к да сдвига. Входы вторых групп коммута торов 5 соединены с выходами узла 4, Входы узла 3 маски соединень с .щинами 7 младших разр дов кода сдвига, а выходы узла 7 - с управл ющими взводами коммутаторов 5. Выходы коммутаторов ,5 соединеныуправл ющими входами , сдвигателей 2 второго  руса. Каждый сдвигатель 1, 2 обеспечивает кольцевой сдвиг кода длиной тГп разр дов. Узел маски представл ет со бой преобразователь двоичного кода в код с соответствующим количеством единиц в младших разр дах. Устройство работает следуюпщм об разом пусть на входные шины 6 подаетс  64-разр дный код А-Г +8Р1+8, имею-, щий вид матрицы 8v8, на управл ющие 1Ш1НЫ 7-6-разр дный код сдвига определ ющий величину кольцевого 14 сдвига. На управл ющие входы всех сдвигателей 1 подаютс  младшие разр ды кода сдвига Д-Р4+6. Каждый сдвигатель 1 производит одинаковый кольцевой сдвиг (по строкам), С выходов сдвигателей 1 информаци  поступает на входы сдвигателей 2 второго  руса, которые производ т кольцевой сдвиг (по столбцам), причем величина сдвига определ етс  в одних столбцах кодом Д-Р}+3, в остальных кодом (д-Р1+3)+1, Узел подготавливает код ()+, узел 3 формирует маску, котора  определ ет код сдвига в сдвигател х 2, При этом разр ды маски, равные О, определ ет сдвиг Д-Р1+3, разр ды маски, равные J, определ ют сдвиг (Д-Р)+3)+, Пример, Пусть исходный код равен А-Г1Р1+8 0001 Jill А-Г2Р 8 000 0001 А-ГЗР1+8 0101 1010 А-Г4Р1+8 ООП . ООП А-Г5Р)+8 1000 0100 А-Г7Р1+8 1100 1111 А-Г7РИ-8 0110 ОНО А-Г2Р1+8 1000 1001 Код управлени  Д-Р1+6 001 д-р , Д-Р4+6 101 5, На выходе слвигателей 1 т.е, реализован сдвиг на 13. Принципы построени  устройства легко обобщаютс  на случай пр моу гольной матрицы , а также на случай к мерной (к- русной струк1уры.The invention relates to computing, in particular, to switching devices and shifted ones that can be applied in high-speed digital computers. Devices for cyclic information shift are known, containing n input busses, n output buses, 1og ' control busses for supplying a shift code, and AND, OR 1 elements. The disadvantage of such devices is the large amount of equipment. The closest to the proposed technical entity is a device for shifting information, containing n input buses, output buses, control buses for supplying the shift code, and shifters arranged in series / connected by J-bits: with the output of each 3J eMeH of the shifter being connected with l / I and the inputs of the next-level shifters ((to the number of shears in the device) t2l. However, this device has a smaller amount of equipment. The disadvantage of it is a large number of connections between the shifters, which is especially sharp appears at a higher resolution of the device) This doesn’t allow optical imaging of 1m; Now cut the shear network and implement it in typical modern constructive computers (cells, blocks. The purpose of the invention is to simplify the device. To achieve this goal, a shear device containing in switchboards (n is the number of bits of operands), unit addition unit and mask node , and the inputs {p UE-INPUT shifts of the first rus are connected to the input buses of the device, the J-th output of the 1st slider (I, ..., Vn) of the first rus is connected to the f-th input of the j-ro shifter of the second rus controlling inputs of the shifters of the first rus with Connected with control lines are junior lows of the device shift code and mask node inputs, the control inputs of the second-floor shifters are connected to the outputs of the corresponding switches, the information inputs of the first switch groups are connected to the control buses of the higher bits of the device shift code, information inputs of the second groups the switches are connected to the outputs of the node of the unit addition, the control inputs of the switches are connected to the outputs of the mask node, the j-th output of the 1st shifter of the second Russ is connected to ((J-1)) -th output bus oh ustroystva.Na drawing shows a block diagram of a device (). The device contains shifters 1 of the first Russ, shifters 2 of the second Russ, node 3 of the mask, node 4 of the addition of the unit, switch / rap 5, input buses 6, control buses 7 of the shift code, output 8,. The outputs of the shifters 1 are connected to the input buses 6, the outputs of the shifters 1 are connected to the inputs 2 and the j-th output of the i-ro shifter 1 connection is the 1st input of the J-ro shifter 2. Vrsod. the shifters 2 connect} with all-round tires 8, the output of the Games of the shifter 2 is connected to the ((j-1) Vnti) th output bus 8, the control inputs of the shifters 1 are connected to the control; they have 7 lower digits of the shift code, Enter the first, KOMNfyTaTo 5 and the inputs of the node 4 of the addition unit. They are connected to the tires of the 7 most significant bits to and shift. The inputs of the second group of switches 5 are connected to the outputs of node 4, the inputs of node 3 of the mask connect 7 minor bits of the shift code, and the outputs of node 7 connect to the control platoons of the switches 5. Switches outputs 5 connect the control inputs of the second 2 rusa Each shifter 1, 2 provides an annular shift of a code of length TGP bits. The mask node represents a binary-to-code converter with a corresponding number of units in lower order bits. The device works as follows let on the input bus 6 is supplied a 64-bit code А-Г + 8Р1 + 8, having the form of an 8v8 matrix, on the control 1Sh1NY 7-6-bit shift code defining the value of the ring 14 shift . To the control inputs of all the shifters 1, the lower bits of the shift code D-P4 + 6 are supplied. Each shifter 1 produces the same annular shift (in rows). From the outputs of the shifters 1, information arrives at the inputs of the shifters 2 of the second rus, which produce a ring shift (in columns), and the shift value is determined in one column by DR-code} +3 , in the remaining codes (d-P1 + 3) +1, the Node prepares the code () +, node 3 forms a mask that defines the shift code in shifters 2, and the mask bits equal O, determines the shift D- P1 + 3, mask bits equal to J determine the shift (D-P) +3) +, Example, Let the source code be A-G1P1 + 8,0001 Jill A -G2R 8 000 0001 A-GZR1 + 8 0101 1010 A-G4R1 + 8 OOP. OOP A-G5R) +8 1000 0100 A-G7R1 + 8 1100 1111 A-G7RI-8 0110 ITO A-G2P1 + 8 1000 1001 Control Code D-P1 + 6 001 Dr., D-P4 + 6 101 5, At the output of the slider 1, i.e., a shift by 13 is implemented. The principles of constructing the device are easily generalized to the case of a right-angled matrix, as well as to a dimensional case (a red structure.

Упрощение устройства св зано с улучшением его технологичности и сое тоит в том, что сдвигающа  сеть выполнена однородной, состо щей из одинаковых сдвигателей 1, 2, вьтолненных в виде одинаковых блоков или БИС, с ограниченным чиcлo контактов (8 входов, 3 управл ющих входа и 8 выходов) ...Количество св зей между  русами невелико - всего 64,Simplification of the device is associated with the improvement of its manufacturability and the fact that the shear network is homogeneous, consisting of identical shears 1, 2, made in the form of identical blocks or LSI, with a limited number of contacts (8 inputs, 3 control inputs and 8 outputs) ... The number of connections between the Rus is small - only 64,

В прототипе дл  количество св зей между  русами составл ет . 2п(1одАП 1)640, т.е. в 10 раз вьше, При этом количество оборудовани  и быстродействие в данном устройстве оптимальны.In the prototype for the number of connections between the batches is. 2p (1odAP 1) 640, i.e. 10 times more, At the same time the amount of equipment and speed in this device are optimal.

Claims (2)

Формула изобретени Invention Formula Устройство дл  сдвига, содержащее сдвигатели, отличающеес  тем, что, с целью упрощени  устройства , оно содержит V коммутаторов (п - количество разр дов операндов), узел прибавлени  единицы и узел маски , причем входы-Vn л/п входовых сдвигателей первого  руса соединены со входными шинами устройства, j-й вы642816A device for shifting, containing shifters, characterized in that, in order to simplify the device, it contains V switches (n is the number of bits of the operands), a unit addition unit and a mask node, with the inputs Vn L / n of the input switches of the first train connected to input device tires, j-th you 642816 , ход |то сдвигател  (|«, J 1,,,,,-fn) первого  руса соединен с 1-м вхбдом j-ro сдвигател  второго  руса, управл ющие входы сдвигателей пер-. , вого  руса соединены с управ- . л ющими шинами младших разр дов кода.) сдвига устройства и входами узла маеки , управл ющие входы сдвигателей вто- рого  руса соединены с выхода о1 соответствующих коммутаторов, информационные входы первьщ групп крммутаторов подключены к управл ющим шинам старших разр дов кода сдвига устройства , информационные входы вторых;, the move | then the shifter (|,, J 1 ,,,,, - fn) of the first rus is connected to the 1st h of the second r-r shifter, the control inputs of the first-. First of all, Rus is connected with the administration. the lower bus bits of the code.) device shift and inputs of the beacon node, the control inputs of the second-Russian shifters are connected to the output o1 of the corresponding switches, the information inputs of the first groups of switches are connected to the control buses of the higher bits of the device shift code, the information inputs second; 5 групп коммутаторов соединены с выхода-. ми узла прибавлени  единицы, упрсшл ющие входы коммутаторов соединены с выходами узла маски, j-й выход j-го сдвигател  второго  руса соединен с5 groups of switches connected to the output. by the node of the unit addition, the control inputs of the switches are connected to the outputs of the mask node, the j-th output of the j-th shifter of the second Russ is connected to 20 (( ) )й выходной щиной устройства .20 (()) th output device. Источники информации, прин тые во внимание при экспертизе 1.Самофалов К,Г. и др, ЭлектрйнйыеSources of information taken into account in the examination 1. Samofalov K, G. et al, Electric 2J цифровые вычислительные машины, Киев, Высша  школа р 1976, с. 166, рис.1102J digital computers, Kiev, Higher School p. 1976, p. 166, Figure 110 2. Шигин А.Г. Цифровые вычи лительные машины. И,, Энерги , 1971, с. 302, рис, 12-4 (прототип).2. Shigin A.G. Digital calculating machines. And ,, Energie, 1971, p. 302, rice, 12-4 (prototype). t t 33 tt «" вat {{ 5 five
SU792857267A 1979-12-21 1979-12-21 Shifting device SU864281A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792857267A SU864281A1 (en) 1979-12-21 1979-12-21 Shifting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792857267A SU864281A1 (en) 1979-12-21 1979-12-21 Shifting device

Publications (1)

Publication Number Publication Date
SU864281A1 true SU864281A1 (en) 1981-09-15

Family

ID=20866864

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792857267A SU864281A1 (en) 1979-12-21 1979-12-21 Shifting device

Country Status (1)

Country Link
SU (1) SU864281A1 (en)

Similar Documents

Publication Publication Date Title
SU864281A1 (en) Shifting device
US4408184A (en) Keyboard switch circuit
US2940669A (en) Radix converter
US3535500A (en) Binary radix converter
SU1117632A1 (en) Device for shifting information
SU985781A1 (en) M from n code adder
US4875180A (en) Multi-function scaler for normalization of numbers
SU700865A1 (en) Device for parallel shifting of information
SU1262573A1 (en) Device for generating mask code
SU842793A1 (en) Arithmetic-logic device
SU955023A1 (en) Converter of binary single-alternating code to positional binary code
SU1647558A1 (en) Matrix calculator
SU1160408A1 (en) Device for adding numbers in residual class system
SU1273925A1 (en) S-ary adder
SU686030A1 (en) Device for addition in redundancy binary notation
JPS61138333A (en) Arithmetic module
SU767756A1 (en) Parallel shift device
SU766010A1 (en) Unitary parallel-to-binary-decimal code converter
SU690477A1 (en) Digital device for modulo limiting
SU1399892A1 (en) Binary code to multisegment indicator code converter
SU1649545A1 (en) Predictor of result parity of shift device
SU1018113A1 (en) Computing device
SU1188730A1 (en) Device for summing several p-ary numbers
SU1001085A1 (en) Device for computing complex number modulus
RU1795455C (en) Device for counting non-zero bits in binary number