Claims (2)
кода в двоичный, при .этом каждый из блоков выделени декад содержит э,лементы И, элемент ИЛИ и элемент НЕ, причем первые входы элементов И соединены с основными входами блока вьаде .лени декад, выходы - с основными выходами блока выделени декад, а вторые входы объединены и подключены через элемент НЕ к дополнительному выходу блока выделени декад и выходу элемента ИЛИ, один из входов которого соединен с одним из основных входов, а другой вход с дополнительным, входом блока выделе ни декад, каждый из блоков преобразовани единичного кода в дес тичный содержит элементы И и НЕ, причем, выход каждого из элементов И соединен с одноименным входом соответствующего блока преобразовани дес тичного кода в двоичный и через соответствующий элемент НЕ с первым входом преды- дущего элемента И, (при этом втйрой вход каждого из элементов И,, (кроме последнего блока Преобразовани еди-. ничного кода в дес тичный, подключен к выходу одноименного элемента ИЛИ соответствующей группы элементов ИЛИ, в первом р ду основные входы каждого из блоков выделени декгщ подключены ; соответствующим выходам входного регистра, а в каждом последукацем р ду основные входы каждого из блоков вьщелени декад подключены к соответствующим дополнительным выходам блоков выделени декад предыдущего р да, в каждом р ду первый основной вход последуквдего блока выделени декад соединен также с дополнительным входом предыдущего блока выделени декад, при этом каждый из основных выходов блоков выделени декад подклю чен к одному из входов одноименного элемента ИЛИ соответствующей этому р ду группы элементов ИЛИ, а второй вход каждого из элементов И последне го блока преобразовани единичнэго .кода в дес тичный соединен с дополни тельным выходом соответствующего блока вьщелени декад последнего р да. На чертеже представлена схема пре образовател единичного параллельног кода в двоично-дес тичный. Схема содержит входной регистр 1, группа элементов 2 ИЛИ, блоки 3 выде лени декад, блоки 4 преобразовани единичного кода в дес тичный, блоки 5 преобразование дес тичного кода в двоичный, каждый из блоков 3 выделени декад содержит элементы б И, элемент 7 ИЛИ и элемент 8 НЕ, причем первые входы элементов б И соединены основными входами блока 3 вьщелени кад, выходы - с основными выходами блока 3 выделени декад, а вторые входы объединены и подключены через элемент 8 НЕ к дополнительному выходу блока 3 выделени декад и выходу элемента 7 ИЛИ, один из входов которого соединен с одним из основных входов, а другой вход - с дополнител ным входом блока 3 вьщелени декад; каждый из блоков 4 преобразовани единичного кода в дес тичный содержи элементы 9 И и 10 НЕ, причем ВЕЛХОД каждого из элементов 9 И соединен с одноименным входом соответствующего блока 5 преобразовани дес тичного кода в двоичные и через соответствую щий элемент 10 НЕ с первым входом предьвдущего элемента 9 И, при этом второй вход каждого из элементй 9 И кроме последнего блока 4 преобразова ни единичного кода в дес тичный, по ключен к выходу одноименного элемента 11 ИЛИ соответствующей труппы 2 элементов ИЛИ, в первом р ду основны входы каждого из блоков 3 выделени декад подключены к соответствующим выходам входного регистра 1, а в каждом последующем р ду основные вхо ды каждого из блоков 3 выделени дек подключены к соответствуквдим дополнительным выходам блоков 3 вьщелени декад предьщущего р да, в каждом р д первый основной вход последующего блока 3 выделени декад соединен так же с дополнительным входом предьщуще го блока 3 выделени декад, каждый и основных выходов блоков 3 вьщелени декад подключен к одному из входов одноименного элемента 11 ИЛИ соответствующей этому р ду группы 2 элементов ИЛИ, а второй вход каждого из элементов 9 И последнего бЛока 4 преобразовани единичного кода в дес тичный соединен с дополнительным выходом соответствующего блока 3 выделени декад последнего р да. Функционирование преобразовател единичного параллельного кода в двоично-дес тичный осуществл етс следующим образом. Во входной регистр 1 записываетс многоразр дный единичный код. Если кака -то дек.ада чеек входного регистра 1 заполнена единицами кода, то единичным сигналом дес той чейки этой декады, инвертированным соответствующим элементом 8 НЕ, блокируетс передача единичного кода на выходы элементов б И данного блока 3 выделени декад. Блоки 3 вьщелени декад первого р да выдел ют единичный код, соответствующий младшей тетраде двоично-дес тичного кода, а также единицы кода - призники заполненных декад чеек входного регистра 1, т.е. указывающие число полных дес тков единиц исходного кода. Единицы кода - признаки полных декад, выдел емые на элементах 7 ИЛИ блоков 3 выделени декад первого р да, в свою очередь передаютс на соответствукхдие блоки 3 выделени декад второго р да, которые выдел ют единичный код, соответствующий тетраде двоично-дес тичного кода с весом пропорциональным дес ти, а также единицы кода - признаки заполненных дес тков декад чеек, т.е. каждой сотни чеек входного регистра 1. блоки 3 выделени декад третьего и последующих р дов аналогиЧннм образом выдел ют коды, эквивалентные тетрадам двоично-дес тичного кода с весами, пропорциональными ста и т.д., а также единичные сигналы признаки заполненных тыс ч и т.д. групп чеек входного регистра 1, т.е. сигналы эквивалентные более старшим тетрадам двоично-дес тичного кода соответственно. Количество блоков 3 выделени декад в п-ом р ду оказываетс равным К/1 о, где К - число чеек входного регистра 1, п р л 10 СР - натуральный р д чисел, начина с единицы) и вл етс .номером р да. Дробное число служит признаком последнего р да блоков 3 вьщелени декад. Количество блоков 3 выделени декад .в последнем р ду выбирают равным полученному дробному числу, округленному до ближайщего большего целого . Число чеек входного регистра 1 выбирают кратным дес ти, т.е. число позиций единичного кода округл ют .до ближайшего больш&го значени , кратного дес ти. Дл коррекции ошибок, в случае сбо , единичный сигнал дес то го входа в каждом блоке 3 выделени декад дублируетс единичным сигналом первого входа следующего блока 3 выделени декад этого же р да. Оба сиг нала передаютс в блоке 3 выделени декад через элемент 7 ИЛИ. В каждой группе 2 элементов ИЛИ содержитс дев ть элементов 11 ИЛИ. Ячейки вход ного регистра 1 идентичных позиций в декадах чеек, через соответствующие элементы 6 И соответствующих блоков 3 выделени декад первого р да оказываютс подключенными к одному и тому же элементу 11 ИЛИ из их группы 2 элементов ИЛИ. На выходах элементов 11 ИЛИ этой группы выдел е с единичный код младшей декады, при чем позици ее всегда фиксирована. Аналогично подключены и соответствую щие группы 2 элементов ИЛИ к блокам 3выделени декад в каждом из послед ющих р дов, которые выдел ют единичные коды остальных, более старших декад, и. фиксируют их позиции. Выделение единицы старшего значащего раз р да в декаде единичного кода, т.е. преобразование его в дес тичный, осу ществл етс в каждом блоке 4 преобра зовани единичного кода в дес тичный блокированием элементов 9 И в цеп х передачи единиц кода каждого из разр дов декады инвертированными в элементах 10 НЕ сигналами соседних стар , ших разр дов кода. Количество блоков 4преобразовани единичного кода в дес тичный соответствует числу разр дов (тетрад) двоично-дес тичного код Позици единичных сигналов кода самой старшей декады, выдел емых элементами 7 ИЛИ блоков 3 выделени детсад последнего р да, оказываетс фиксированной и поэтому указанные сигналы преобразуютс в дес тичный п зиционный код непосредственно соответствующим блоком 4 преобразовани единичного кода в дес тичный. Позиционный код с выходом блоков 4 преоб разовани единичного кода в дес тичный передаетс в декадные блоки 5 преобразовани его в двоично-дес тич ный код соответствующих разр дов. Формула изобретени Преобразователь единичного паралглельного кода в двоично-дес тичный, содержащий входной регистр и группы элементов ИЛИ, отличающий с тем, что, с целью повышени надежности в него введены р ды блоков вьвделени декад, блоки преобразовани единичного кода в дес тичный и блоки преобразовани дес тичного коца в двоичный, при этом каждый иэ блоков выделени декад содержит элементы И, элемент ИЛИ и элемент НЕ, причем первые входы элементов И соединены с основными входами блока вьщелени декад, выходы - с основными выходами блока выделени декад., а вторые входы объёдинены и подключены через элемент НЕ к дополнительному выходу блока выделени декад и выходу элемента ИЛИ, один из входов которого соединен с одним из основных входов, а другой вход - с,дополнительным входом блока выделени декад, каждый из блоков преобразовани единичного кода в дес тичный содержит элементы И и НЕ, причем выход каждого-из элементов И соединен с одноименным входом соответствующего блока преобразовани дес тичного кода в двоичный и через соответствующий элемент НЕ с первым входом предыдущего эл.емента И, при этом второй вход каждого из элементов И, кроме последнего блока пре- , образовани единичного кода в дес тичный , подключен к выходу одноименного элемента ИЛИ соответствующей группы элементов ИЛИ, в первом р ду основные входы каждого из блоков выделени декад подключены к соответствующим выходам входного регистра, а в каждом последующем р ду основные входы каждого из блоков выделени декад подключены к соответствующим дополнительным выходам блоков выделени декад предадущего р да, в каждом р ду первый основный вход последующего блока выделени декад соединен также с дополнительным входом предыдущего блока выделени декад, при этом каждый из основных выходов блоков выделени декад подключен к одному из входов одноименного элемента ИЛИ соответст- вук цей этому р ду группы элементов , ИЛИ, а второй вход каждого из элементов И последнего блока преобразовани единичного кода в дес тичный соединен с дополнительным выходом соответствующего блока выделени декад последнего р да. Источники информации, прин тые во внимание при экспертизе 1.Сухомлинов М.М., Выхозанец Б.И. Преобразователи кодов чисел. Киев, Техника, 1965, с. 44, рис. 1. code in binary, with .that each of the selection blocks of the decade contains e, the AND elements, the OR element and the NOT element, with the first inputs of the AND elements connected to the main inputs of the block of views of the decades, the outputs of the main outputs of the block of decades, and the second the inputs are combined and connected via the NOT element to the additional output of the selection block of the decades and the output of the OR element, one of the inputs of which is connected to one of the main inputs, and the other input to the additional input of the selection block of the decades, each of the single code conversion blocks in decimal contains elements AND and NOT, moreover, the output of each of the elements AND is connected to the same input of the corresponding block for converting the decimal code to binary and through the corresponding element NOT to the first input of the previous element AND, (at the same time, the input of each of the elements AND ,, (except for the last Transformation block of a single code into a decimal, is connected to the output of the element of the same name OR of the corresponding group of elements OR, in the first row the main inputs of each of the selection boxes are connected; the corresponding outputs of the input register, and in each subsequent line the main inputs of each block of the decades are connected to the corresponding additional outputs of the selection blocks of the decades of the previous row, in each row the first main input of the next block of the selection of decades is also connected to the additional input of the previous block of decades , while each of the main outputs of the selection blocks of the decades is connected to one of the inputs of the element of the same name OR corresponding to this row of a group of elements OR, and the second input each of the elements And the last unit of converting the unitary code into the decimal is connected to the additional output of the corresponding block of the last ten decades. The drawing shows a scheme for converting a single parallel code into binary-decimal. The circuit contains an input register 1, a group of elements 2 OR, blocks 3 of decade allocation, blocks 4 of converting a single code to a decimal, blocks 5 converting a decimal code into a binary one, each of blocks 3 of the decad selection contains elements bI, element 7 OR and element 8 is NOT, the first inputs of the elements b and I are connected by the main inputs of block 3 of the frame, the outputs are connected to the main outputs of block 3 of the decades, and the second inputs are combined and connected via element 8 NOT to the auxiliary output of block 3 of the decades and the output of element 7 OR , one of the inputs of which are connected to one of the main entrances, and the other input - to the additional input of the block 3 in the decades; each of blocks 4 converting a single code into a decimal contains elements 9 AND and 10 NOT, the MELODY of each of elements 9 AND being connected to the same input of the corresponding block 5 converting the decimal code to binary and through the corresponding element 10 NOT to the first input of the previous element 9 AND, while the second input of each of the elements 9 AND except the last block 4 converts neither a single code into a decimal one, is connected to the output of the element of the same name 11 OR of the corresponding group of 2 OR elements, in the first row the main inputs are each from blocks 3, the decade allocation is connected to the corresponding outputs of the input register 1, and in each subsequent row the main inputs of each of the 3 selection blocks of the decks are connected to the corresponding additional outputs of the 3 blocks of the decade of the preceding row, in each row the first main input of the subsequent block 3 selections of decades is connected in the same way with an additional input of the previous block 3 selections of decades, each and the main outputs of blocks of 3 intervals of decades are connected to one of the inputs of the same-name element 11 OR corresponding to this row groups of 2 elements OR, and the second input of each of elements 9 AND of the last block 4, converting a single code to a decimal is connected to an additional output of the corresponding block 3 of the ten-day decade of the last row. The operation of the converter of a single parallel code to binary-decimal is carried out as follows. A multi-bit unit code is written to input register 1. If some decks of the cells of the input register 1 are filled with code units, then the unit signal of the tenth cell of this decade, inverted by the corresponding element 8 NOT, transfers the unit code to the outputs of elements b And of the given block of three decades of decades. Blocks 3 in the decade of the first row select a single code corresponding to the lower tetrade of the binary-decimal code, as well as code units — priznik of the filled decades of the cells of the input register 1, i.e. indicating the number of full tens of source code units. The code units are the signs of the full decade allocated on the elements 7 OR of the block 3 of the decade of the first row, in turn, are transferred to the corresponding block 3 of the decade of the second row, which mark the unit code corresponding to the tetrade of the binary decimal code with weight proportional to ten, as well as code points - signs of filled ten decades of cells, i.e. each one hundred cells of the input register 1. blocks 3 of the decade of the third and subsequent series are similarly selected codes equivalent to the binary-decimal tetrades with weights proportional to one hundred, etc., as well as single signals, signs of filled thousands of hours and t .d cell groups of input register 1, i.e. signals equivalent to the higher tetradas of the binary-decimal code, respectively. The number of blocks 3 allocations of the decades in the nth row turns out to be K / 1 o, where K is the number of cells in the input register 1, p p l 10 CP is the natural number of numbers, starting from one) and is the number of the row. Fractional number is a sign of the last row of blocks 3 times a decade. The number of blocks of 3 selections of decades in the last row is chosen equal to the fractional number rounded to the nearest larger integer. The number of cells in input register 1 is chosen to be a multiple of ten, i.e. the number of positions of a single code is rounded up to the nearest large & multiples of ten. For error correction, in the event of a failure, the single signal of the tenth input in each block 3 of the decade selection is duplicated by a single signal of the first input of the next block 3 of the decade of the same row. Both signals are transmitted in block 3 of the decade through element 7 OR. Each group of 2 elements OR contains nine elements 11 OR. The cells of the input register 1 of identical positions in the decades of the cells, through the corresponding elements 6 AND the corresponding blocks 3 of the first ten decades, are connected to the same element 11 OR from their group 2 elements OR. At the outputs of elements 11 OR of this group, there is a single code from the youngest decade, and its position is always fixed. The corresponding groups of 2 OR elements are connected in a similar way to the blocks of 3 extraction of decades in each of the following rows, which single out the individual codes of the remaining older decades, and. fix their positions. Selection of the unit of the most significant time in the decade of the unit code, i.e. converting it into decimal, in each block 4, converting a single code into a decimal blocking elements 9 and in the transmission chains of the code units of each of the decade bits are inverted into elements 10 by the NOT signals of the neighboring star and the code bits. The number of 4 unit conversions of a single code to decimal corresponds to the number of bits (tetrads) of a binary-decimal code The positions of the single signals of the highest decade code allocated by elements 7 OR of the last 3 kindergarten allocation units 3 are fixed and therefore these signals are converted to dec The actual item code is directly corresponding to the unit 4 converting a single code to a decimal. A position code with the output of blocks 4 of converting a single code into decimal is transmitted to decade blocks 5 converting it into a binary-decimal code of the corresponding bits. The invention of the converter of a single parallel code into a binary-decimal, containing an input register and a group of OR elements, characterized in that, in order to increase reliability, it introduces rows of blocks of decadals, conversions of a single code into decimal, and conversions of decade in the binary mode, each of the allocation blocks of the decade contains AND elements, the OR element and the NOT element, with the first inputs of the AND elements connected to the main inputs of the block of the decades, the outputs from the main outputs The signals of the allocation unit are decades, and the second inputs are connected and connected via the element NOT to the additional output of the selection unit for decades, and the output of the OR element, one of the inputs of which is connected to one of the main inputs and the other input to, an additional input of the selection unit for decades, each from blocks of converting a single code to a decimal contains elements AND and NOT, with the output of each of the elements AND being connected to the same input of the corresponding block converting the decimal code to binary and through the corresponding element NOT to the first with the previous input of the previous electrical element AND, while the second input of each of the AND elements, except the last pre-block, forming a single code into the decimal, is connected to the output of the OR element of the same name of the corresponding group of OR elements, in the first row the main inputs of each of the blocks the selections of the decades are connected to the corresponding outputs of the input register, and in each subsequent row the main inputs of each of the blocks for the selection of decades are connected to the corresponding additional outputs of the blocks highlighted by the decades of the preceding row, in each row The first main input of the subsequent decad allocation unit is also connected to the auxiliary input of the previous decad selection block, each of the main outputs of the decad selection blocks being connected to one of the inputs of the element of the same name OR corresponding to this row of a group of elements OR; from the elements AND of the last block of conversion of a single code to a decimal is connected to the additional output of the corresponding block for selecting the decades of the last row. Sources of information taken into account during the examination 1. M. Sukhomlinov, B. Vyhozanets. Converters codes numbers. Kiev, Technique, 1965, p. 44, fig. one.
2.Гитис Э.И. Преобразователи информации дл электрой-ных цифровых . вычислительных устройств. М,, Энерги , с. 180, -рис. 4-9, (прототип).2. Gitis E.I. Information converters for electronic digital ones. computing devices. M ,, Energie, s. 180, - fig. 4-9, (prototype).