SU1118993A1 - Устройство дл сопр жени - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ , содержащее две группы блоков согласовани  интерфейсов, первые вход и выход каждого из которых соединены с соответствующими информационными входами и выходами устройства, узел настройки , подключенный входом и выходом соответственно к управл ющим входу и выходу устройства, и матрицу коммутирующих элементов, каждый из которых включает регистр адреса, выходом соединенный с первым входом схемы сравнени , триггер запроса и две группы эле ментов И, вторые вход и выход i-ro (j 1,М) блока согласовани  интерфейсов первой rpyjwbi и вторые вход и выход -го (J 1, N) блока согласовани  интерфейсов второй группы соединены соответственно с первыми выходами и входами и вторыми выходами и входами коммутирующего элемента i-й строки и j-ro столбца матрицы, управл ющий вход и выход которого подключены соответственно к J-M управл ющим выходу и входу из i-й группы управл ющих выходов и входов узла настройки, отличающеес  тем, что, с целью расщирени  области применени  устройства, вход разрещени  и управл ющий выход коммутирующего элемента i-й строки (i 1, М) матрицы подключены соответственно к выходу разрешени  и входу запросов i-ro блока согласовани  интерфейсов первой группы, а вход выборки и выход готовности кoмJмyтиpyющегоэлемента j-ro столбца, (j 1, N) матрицы соединены соответственно с выходом выборки и входом готовности j-ro блока согласовани  интерфейсов второй группы, причем в каждый коммутирующий элемент матрицы введены два элемента И и элемент НЕ, причем в каждом коммутирующем элементе второй вход схемы сравнени  соединен с вторым информационным входом коммутирующего элемента и первыми входами элементов И первой группы, выходы которых образуют первый информационный выход коммутирующего элемента, первые входы и выходы элементов И второй группы образуют соответственно первый информационный вход и второй инфорi мационный выход коммутирующего элемента , выход схемы сравнени  соединен с пер (Л вым входом первого элемента И, выход которого подключен к первому входу триггера запроса, а второй вход соединен с входом выборки коммутирующего элемента и через элемент НЕ - с вторым входом триггера запроса, выход которого подключен к управл ющему выходу коммутирующего элемента и первому входу второго элемен- та И, второй и третий входы которого сое00 динены соответственно с управл ющим ;с дом и входом разрещени  коммутирующего элемента, а выход - с вторыми входами элементов И первой и второй групп и вы00 ходом готовности коммутирующего элемента . 2. Устройство по п. I, отличающеес  тем, что блок настройки содержит М узлов выбора, каждый из которых состоит из N элементов И и N элементов НЕ, причем первый и второй вxoды j-гo элемента И i-ro узла выбора (i 1, М; j 1, N) соединены соответственно с i-ми входами из J-X групп управл ющих и командных входов блока настройки, а выход  вл етс  1-м выходом J-X групп управл ющих и

Description

командных выходов блока настройки и соединен с входом j-ro элемента НЕ i-ro узла выбора, К-й вход (К 1, N; К j)

группы входов j-ro адемента И i-ro узла выбора соединен с выходом К-го элемента НЕ i-ro узла выбора.

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  системы обмена информацией между различными устройствами вычислительных комплексов. Известны устройства дл  сопр жени , содержащие матрицу коммутирующих элементов и две группы интерфейсных блоков 1 . Недостаток известных устройств состоит в ограниченных функциональных возможност х . Наиболее близким к предлагаемому  вл етс  устройство дл  сопр жени , содержащее две группы блоков согласовани  интерфейсов, первые вход и выход каждого из которых соединены с соответствующими информационными входами и выходами устройства, узел настройки, подключенный командными входом и выходом соответственно к управл ющим входу и выходу устройства, и матрицу коммутирующих элементов, причем вторые входы и выход i-ro (i ) блока согласовани  интерфейсов первой группы и вторые вход и выход j-ro (j 1, N) блока согласовани  интерфейсов второй группы соединены соответственно с первыми и вторыми информационными выходами и входами коммутирующего элемента i-й строки и j-ro столбца матрицы, управл ющие вход и выход когорого подключены соответственно к i-му управл ющим выходу и входу из j-й группы управл ющих выходов и входов узла настройки. Недостатком данного устройства  вл етс  ограниченна  область применени , так как оно не может быть использовано дл  сопр жени  в качестве таких внещних устройств, которые могут быть зан ты соб ственной обработкой. Цель изобретени  - расщирение области применени  устройства. Поставленна  цель достигаетс  тем, что в устройство дл  сопр жени , содержащее две группы блоков согласовани  интерфейсов , первые вход и выход каждого из которых соединены с соответствующими информационными входами и выходами устройства , узел настройки, подключенный входом и выходом соответственно к управл ющим входу и выходу устройства, и матрицу коммутирующих элементов, каждый из которых включает регистр адреса, выходом соединенный с первым входом схемы сравнени , триггер запроса и две группы эле юнтов И, вторые вход и выход i-ro (i 1, М) блока согласовани  интерфейсов первой группы и вторые вход и выход j-ro (j 1, N) блока согласовани  интерфейсов второй группы соединены соответственно с первыми выходами и входами и вторыми выходами и входами коммутирующего элемента i-й строки и -го столбца матрицы, управл ющий вход и выход которого подключены соответственно к j-м управл ющим выходу и входу из i-й группы управл ющих выходов и входов узла настройки, вход разрещени  и управл ющий выход коммутирующего элемента i-й строки (i 1,М матрицы подключены соответственно к выходу разрещени  и входу запросов i-ro блока согласовани  интерфейсов первой группы , а вход выборки и выход готовности коммутирующего элемента j-ro столбца (j 1, N) матрицы соединены соответственно с выходом выборки и входом готовности j-ro блока согласовани  интерфейсов второй группы, причем в каждый коммутирующий элемент матрицы введены два элемента И и элемент НЕ, причем в каждом коммутирующем элементе второй вход схемы сравнени  соединен с вторым информационным входом коммутирующего элемента и первыми входами элементов И первой группы, выходы которых образуют первый информационный выход коммутирующего элемента , первые входы и выходы элементов И второй группы образуют соответственно первый информационный вход и второй информационный выход коммутирующего элемента , выход схемы сравнени  соединен с первым входом первого элемента И, выход которого подключен к первому входу триггера запроса, а второй вход соединен с входом выборки коммутирующего элемента и через элемент НЕ - с вторым входом триггера запроса, выход которого подключен к управл ющему выходу коммутирующего элемента и первому входу второго элемента И, второй и третий входы которого соединены с управл ющим входом и входом разрещени  коммутирующего элемента, а выход - с вторыми входами элементов И первой и второй групп и выходом готовности коммутирующего элемента. Блок настройки содержит М узлов выбора , каждый из которых состоит из Х элементов И и N элементов НЕ, причем первый и второй входы 3.ieMenjra И i-ro узла выбора ( i 1,М; j 1, N) соединены соответственно с i-ми входами из j-x групп управл ющих и командных входов блока настройки, а выход  вл етс  i-м выходом j-x групп управл ющих и командных выходов блока настройки и соединен со входом j-ro элемента НЕ i-ro узла выбора, К-й вход (К 1, N; К 7 J) группы входов j-ro элемента И i-ro узла выбора.соединен с выходом К-го элемента НЕ i-ro узла выбора.

На фиг. I представлена блок-схема устройства; на фиг. 2 - функциональна  схема коммутирующего элемента; на фиг. 3 - то же, узла выбора.

Устройство содержит (фиг. 1) блоки 1 согласовани  интерфейсов первой и второй групп, коммутирующие элементы 2 матрицы , состо щие из (фиг. 2) регистра 3 адреса, схемы 4 сравнени , элементов И 5 и 6 первой и второй групп, элементов И 7 и 8, триггера 9 запросов и элемента НЕ 10, узлы Г1 выбора, состо щие из элементов И 12 и элементов НЕ 13 и образующих узел 14 настройки.

Устройство через входы 15 и выходы 16 блоков 1 согласовани  интерфейсов первой групп подключаетс  к внещним абонентам (ВА), а через входы 17 и выходы 18 - к вычислительным мащинам (ВМ). Входы 19 и выходы 20  вл ютс  управл ющими входами и выходами устройства. Каждый коммутирующий элемент 2 первыми информационными входом 21 и выходом 22, входом 23 разрещени  и управл ющим выходом 24 подключен к соответствующим выходам и входам одного из блоков 1 первой группы, вторыми информационными входом 25 и выходом 26, входом 27 выборки и выходом 28 готовности - к соответствующим выходам и входам одного из блоков 1 второй группы, а выходом 24 и управл ющим входом 29 - к входу и выходу соответствующих управл ющих групп входов и выходу узла 14 настройки.

Регистр 3 адреса коммутирующего элемента 2 служит дл  хранени  его посто нного адреса; схема 4 сравнени  -дл  сравнени  адреса с выхода регистра 3 адреса с кодом адреса, поступающего по информационным лини м на вход 25 и выдачи сигнала в случае их совпадени .

Триггер 9 запроса предназначен дл  за-. поминани  факта обращ-ени  ВМ и выдачи сигнала запроса на соответствующий ВА через блок 1.

Узлы 11 выбора служат дл  организации очередности обмена с учетом приоритетов ВМ относительно данного ВА в случае, когда к одному ВА обратились несколько EfA.

Устройство работает следующим образом.

В исходном состо нии триггер 9 находитс  в нулевом состо нии, так как на его

нулевые входы поступают «1 с выходов соответствующих элементов НЕ 10. На выходах элементов И 12 поддерживаютс  нулевые потенциалы, так как на их первые входы поступают «О с единичных выходов триггера 9. В регистрах 3 адресов наход тс  адреса соответствующих коммутирующих элементов 2. На лини х входа 19 поддерживаютс  единичные сигналы.

Обмен информацией, например между j-й

ВМ и i-M ВА, начинаетс  с выдачи ВМ адреса коммутирующего элемента 2 и управл ющего сигнала выборки, которые воспринимаютс  всеми коммутирующими элементами 2 j-ro столбца матрицы. Нри этом код адреса сравниваетс  с содержимым регистра 3 на схеме 4 сравнени .

При сравнении адресов в одном из коммутирующих элементов 2 данного столбца матрицы на выходе схемы 4 сравнени  устанавливаетс  сигнал, поступающий па

0 вход элемента И 7, на другой вход которого по входу 27 подаетс  сигнал выборки от ВМ. Сигнал с выхода элемента И 7 устанавливает триггер 9 в единичное состо ние , сигнал с единичного выхода которого выдаетс  через соответствующий блок I и далее к i-му ВА. Этот же сигнал поступает на первый вход элемента И 8 и на первый вход -го элемента И 12 i-ro узла 11, на остальные входы которого поступают «I с выходов элементов НЕ 13 узла 11.

0 Но вление сигнала на выходе -го элемента И заблокирует все другие элементы И 12 узла 11 путем подачи на их входы нулевого сигнала с выхода j-ro элемента НЕ 13. С выхода j-ro элемента И 12 сигнал поступит по входу 29 на вход элемента И 8 и

5 подготовит его открытие.

В ответ на сигнал запроса ВА выдает сигнал разрещени , поступающий по входам 23 одновременно на элементы И 8 всех 0 коммутирующих элементов 2 i-й строки матрицы. При этом на выходе только этого элемента И 8 формируетс  сигнал разрешени , на остальных входах которого имеютс  единичные сигналы от триггера 9 и узла И. Сигнал с выхода элемента И 8 5 открывает элементы И 5 и 6 дл  обмена ин формацией между заданными ВМ и ВА и разрешает выдачу в ВМ сигнала готовности с выхода элемента И 8. По сигналу , готовности ВМ начинает обмен информаQ цией с ВА. Сигналы на управл ющих лини х выборки, запроса и разрещени  остаютс  в течение всего времени обмена.

После окончани  обмена ВМ снимает с

входа 27 сигнал выборки, что приводит к

формированию в выбранном коммутирую5 щем элементе 2 сигнала сброса в нулевое

состо ние триггера 9 запроса.

После сброса триггера 9 в выбранном коммутирующем элементе 2 снимаетс  сигнал запроса на выходе 24, что приводит к сн тию с входа 23 сигнала разрешени  ВА, к сн тию сигнала на выходе элемента И 12 и разрешению обслуживани  других запросов . Сн тие сигнала на выходе элемента И 8 приводит к закрытию элементов И 5 и 6 дл  обмена информацией и сн тию сигнала готовности.

При обраш,ении нескольких ВМ к одному , например i-ому ВА, i-й узел 11 обеспечит выбор старшей по приоритету ВМ (имеющей меньший номер). По завершении обмена между этой ВМ и ВА узел 11 разрешит работу следующей ВМ и т.д.

При необходимости блокировки работы заданного ВА и заданной ВМ на соответствующей линии входа 19 устанавливаетс  нулевой потенциал, запрещающий работу соответствующего элемента И 12. Дл  блокировки работы заданного ВА со всеми ВМ

нулевые потенциалы устанавливаютс  на всех лини х входа 19, подключенных к соответствующему узлу 11. Дл  блокировки работы, например j-й ВМ, со всеми ВА

нулевой потенциал устанавливаетс  на всех j-bix лини х входа 19, запреща  работу j-bix элементов И 12 во всех узлах 11.

При подключении к устройству ВА, которые не могут быть зан ты собственной

обработкой и всегда готовы к обмену, на входы 23 соответствующих коммутирующих элементов должен быть подан посто нный потенциал логической единицы.

Таким образом, предлагаемое устройство обеспечивает обмен информацией между вычислительными мащинами и различными внещнйми абонентами, что определ ет возможность его более широкого применени .

24

Фиг. г

19

Фиг.З

Claims (2)

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ, содержащее две группы блоков согласования интерфейсов, первые вход и выход каждого из которых соединены с соответствующими информационными входами и выходами устройства, узел настройки, подключенный входом и выходом соответственно к управляющим входу и выходу устройства, и матрицу коммутирующих элементов, каждый из которых включает регистр адреса, выходом соединенный с первым входом схемы сравнения, триггер запроса и две группы элементов И, вторые вход и выход i-го (i =1,М) блока согласования интерфейсов первой группы и вторые вход и выход j-ro (j = 1, N) блока согласования интерфейсов второй группы соединены соответственно с первыми выходами и входами и вторыми выходами и входами коммутирующего элемента i-й строки и j-ro столбца матрицы, управляющий вход и выход которого подключены соответственно к j-м управляющим выходу и входу из i-й группы управляющих выходов и входов узла настройки, отличающееся тем, что, с целью расширения области применения устройства, вход разрешения и управляющий выход коммутирующего элемента i-й строки (i = 1, М) матрицы подключены соответственно к выходу разрешения и входу запросов i-ro блока согласования интерфейсов первой группы, а вход выборки и выход готовности коммутирующего'элемента j-ro столбца, (j = 1, N) матрицы соединены соответственно с выходом выборки и входом готовности j-ro блока согласования интерфейсов второй группы, причем в каждый коммутирующий элемент матрицы введены два элемента И и элемент НЕ, причем в каждом коммутирующем элементе второй вход схемы сравнения соединен с вторым информационным входом коммутирующего элемента и первыми входами элементов И первой группы, выходы которых образуют первый информационный выход коммутирующего элемента, первые входы и выходы элементов И второй группы образуют соответственно первый информационный вход и второй информационный выход коммутирующего элемента, выход схемы сравнения соединен с первым входом первого элемента И, выход которого подключен к первому входу триггера запроса, а второй вход соединен с входом выборки коммутирующего элемента и через элемент НЕ — с вторым входом триггера запроса, выход которого подключен к управляющему выходу коммутирующего элемента и первому входу второго элемента И, второй и третий входы которого соединены соответственно с управляющим входом и входом разрешения коммутирующего элемента, а выход — с вторыми входами элементов И первой и второй групп и выходом готовности коммутирующего элемента.

2. Устройство по π. 1, отличающееся тем, что блок настройки содержит М узлов выбора, каждый из которых состоит из N элементов И и N элементов НЕ, причем первый и второй входы j-ro элемента И i-ro узла выбора (i = 1, М; j = 1, N) соединены соответственно с i-ми входами из j-x групп управляющих и командных входов блока настройки, а выход является i-м выходом j-x групп управляющих и командных выходов блока настройки и соединен с входом j-ro элемента НЕ i-ro узла выбора, К-й вход (К = 1, N; К j) группы входов j-ro элемента И i-ro узла выбора соединен с выходом К-го элемента НЕ i-ro узла выбора.