SU1108470A1 - Устройство дл интегрировани - Google Patents
Устройство дл интегрировани Download PDFInfo
- Publication number
- SU1108470A1 SU1108470A1 SU833590599A SU3590599A SU1108470A1 SU 1108470 A1 SU1108470 A1 SU 1108470A1 SU 833590599 A SU833590599 A SU 833590599A SU 3590599 A SU3590599 A SU 3590599A SU 1108470 A1 SU1108470 A1 SU 1108470A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- trigger
- position switch
- Prior art date
Links
Landscapes
- Inverter Devices (AREA)
Abstract
1. УСТРОЙСТВО ДЛЯ ИНТЕГРИРОВАНИЯ , содержащее интегрирующий усилитель, выходом подключенный к первому входу блока сравнени , второй вход которого вл етс входом независимого аргумента устройства, а первый и второй выходы блока сравнени соединены соответственно с входом управлени режимом работ интегрирующего усилител и управл ющим входом двухпозиционного переключател , вькод которого соединен с информационным входом интегрирующего усилител , первый и второй входы двухпозиционного переключател , подключены к разнопол рным шинам опорного напр жени , отличающеес тем, что, с целью повыщени точности интегрировани , в него введены блок делени на два, трехпозиционный переключатель, накапливающими реверсив-нын сумматор и блок управлени , содержащий RS-триггер, D-триггер, три элемента И, элемент ИЛИ и инвертор, выход которого соединен с входом синхронизации р-триггера, а вход соединен с первыми входами элементов И и первым выходом блока сравнени , пр мой выход RS:триггера соединен с информационным входом D-трнггера и вторыми входами первого и третьего элементов И, инверсный выход RS-триггера соединен с вторым входом второго элемента И, входы элемента ИЛИ соединены с выходами первого и второго элементов И, третьи входы которых соединены соотйетственно с инверсным, и пр ллым выходами D-триггера, третий вход третьего элемента И соединен с пр мым выходом D-трнггера, вход блока делени на два и первый вход трехпозиционного переключател вл ютс входом завнсимой переменной устройства, второй и третий входы трехпозиционного переключател подключены соответственно к выходу делени на два и входу задани начальных условий устройства, первый и второй управл ющие г входы трехпозиционного переключател соединены соответственно с выходами третьего элемента и элемента ИЛИ блока управлени , вход установки в единицу и первый вход установки в ноль RS-триггера которого вл ютс соответственно входами пуска и останова устройства, второй вход установки в ноль RS-триггера и вход установки в но;|Ь D-триггера вл ютс установочным входом О X) устройства и соединены с установочным входом накапливающего реверсивного сумма4 Kj тора, выход трехпозиционного переключател соединен с информационным входом накапливающего реверсивного сумматора, вход управлени реверсом которого подключен к второму выходу блока сравне ни , а выход вл етс выходом устройства. 2. Устройство по п. 1, о т л и ч а ю щ е . е с тем, что накапливающий реверсивный сумматор содержит преобразователь напр жени в частоту, реверсивный счетчик, компаратор и логический элемент равнозначности, выход которого соединен с входом реверса реверсивного счетчика, счетный и установочный
Description
входы которого соединены соответственно с выходом преобразовател напр жени в частоту и установочным входом накапливающего ререверсивного сумматора, выход реверсивного счетчика вл етс выходом накапливающего реверсивного сумматора, вход преобразовател напр жени в частоту соединен с информационным входом накапливающего реверсивного сумматора и входом компаратора, а первый и второй входы логического элемента равнозначности соединены соответственно с выходом компаратора и входом управлени реверсом накапливающего реверсивного сумматора .
1
Изобретение относитс к аналоговым вычислительным мащинам, в частности к устройства с выполнением вычислительных операдий путем измерени электрических величин, предназначенным дл интегрировани , и может быть применено дл контрол в различных отрасл х промышленности, в частности в строительной механике дл определени малодикловой долговечности изделий по характеристикам диаграмм их циклического упруго-пластического деформировани .
Известно устройство дл интегрировани , реализующее принщт обобщенного интегрировани зависимой переменной по независимому невременному, аргументу методом трапеций, содержащее переключатели, экстрапол торы нулевого пор дка, полусумматор, сумматор, накапливающий сумматор, перемножитель, генератор тактовых импульсов, блок управлени и инвертор 1.
Недостатками этого устройства вл ютс больша погрещность, вносима блоком умножени , сложность блока умножени и сложность устройства в делом.
Наиболее близким к предлагаемому по технической сущности вл етс устройство дл интегрировани , содержащее два интегрирующих усилител , блок сравнени , входы которого подключены соответственно к выходу второго интегрирующего усилител и к входу независимого аргумента, а выходы соединены соответственно с входами управлени режимом работы интегрирующих усилителей и управл ющими входами переключателей, переключающие контакты которых подключены соответственно к входам интегрирующих усилителей , а переключаемые контакты переключателей соединены с разнопол рными ишнами соответственно зависимой переменной и посТОЯ1ПЮГО напр жени 12J.
В блоке сравнени этого интегратора сравниваетс независимый аргумент и выходной сигнал второго интегрирующего усилител . При положительной; разности зтих сигналов
содержимое первого. интегрирующего усилител увеличиваетс на +Уг;, при отрицательной разности - уменьшаетс на - У, где У- значение зависимой переменной в момент времени t срабатывани блока сравнени . Поскольку на каждом такте i блок сравнени формирует сигналы включени интегрирующих усилителей при одинаковых значени х дх приращений .независимого аргумента, выходной сигнал интегратора Zt через п тактов пропорционален выражению
ГА
.-ПР
й.х5 Ч
(1)
L-1
т. е. обобщенному интегралу, вычисленному методом пр моугольников.
Недостатком данного устройства вл етс низка точность вычислени , поскольку метод пр моугольников обладает наибольшей погрешностью вьиислений по сравнению с другими известными методами численного интегрировани (1). Так, дл аналогичных условий интегрировани методом трапеций ролучиМ следующее значение обобщенного интеграла:
Z; дхГУо/2 +.+ Yn/2) (2)
I
вл ющеес более точным (1). Следовательно, устройство-прототип с интегрированием пр мо-, угольниками по сравнению с методом трапеций вносит погрешность
AZ Z - д x(), (3)
котора не посто 1ша и зависит от начального и конечного значений зависимой переменной, т. е. может быть весьма существенной.
Цель изобретени - повышение точности интегрировани .
Поставленна цель достигаетс тем, что в устройство дл интегрировани , содержащее интегрирующий усилитель, выходом подключенный к первому входу блока сравнени , второй вход которого вл етс входом независимого аргумента устройства, Г первый и второй выходы блока сравнени соединены соответственно с входом управлени режимом работ интегрирующего усилител и управл ющим . входом двухпозищюиного переключател , выход которого соединен с информационным входом интегрирующего усилител , первый и второй входы двухпозиционного переключател подключены к разнопол рным шинам опорног напр жени , введены блок делени на два, трехпозиционный переключатель, накапливающий реверсивный сумматор и блок управлени , содержащий RS-триггер, D-триггер, три элемента И, элемент ИЛИ и инвертор, выход которого соединен с входом синхронизации D-триггера, а вход соединен с первыми входа ми элементов И и первым выходом блока сравнени , пр мой выход RS-триггера соединей с информацио{гным .входом D-триггера и вторыми входами первого и третьего элементов И, инверсный выход RS-триггера соединен с вторым входом второго элемента И, входы элемента ИЛИ соединены с выходами первого и второго элементов И, третьи входы которы соединены соответственно с инверсньш и пр мым выходами D-триггера, третий вход третьего элемента И соединен с пр мым выходом D-.TpHrrepa, вход блока делени на два и первый вход трехпозиционного переключател вл ютс входом зависимой переменной устройства, второй и третий входы трехпозиционного переключател подключены соответственно к выходу блока делени на два и входу задани начальных условий устройств первый и второй торавл ющие входы трехпозиционного переключател соединены соответственно с выходами третьего элемента и эле-1 мента ИЛИ блока управлени , вход установки в единицу и первый вход установки в ньль RS-триггера которого вл ютс соответственно входами пуска и останова устройства, второй вход установки в ноль RS-триггера и вход установки в ноль D-триггера вл етс установочным входом устройства и соединены с установочным входом накапливающего реверсивного сумматора, выход трехпозиционного переключател соединен с информаш онным входом накапливающего реверсивного сумматора, вход управлени реверсом которого подключен к второму выходу блока сравнени , а выход вл етс выходом устройства . Накапливающий реверсивный сумматор содержит преобразователь напр жени в частоту , реверсивный счетчик, компаратор и логическ т элемент равнозначности, выход icoторого соединен с входом реверса реверсивного счетчика, счетный и установочный входы которого соединены соответственно с выходом преобразовател напр жени в частоту и ; установочным входом накапливающего реверси ного сумматора, выход реверсивного счетчика вл етс выходом накапливающего реверсивного сумматора, вход преобразовател напр жени в частоту соединен с информационным входом накапливающего реверсивного сумматора и входом компаратора, а первый и второй входы логического элемента равнозначности соединены соответственно с выходом компаратора и входом управлени реверсом накапливающего реверсивного сумматора. На фиг. 1 показана блок-схема устройства дл интегрировани ; на фиг. 2 - функциональна схема накапливающего реверсивного сумматора; на фиг. 3 - функциональна схема блока управлени . Устройство дл интегрировани (фиг. 1) содержит интегрирующий усилитель 1, блок 2 сравнени , двухпозиционный переключатель 3, блок 4 делени на два, трехпозиционный переключатель 5, накапливающий реверсивный сумматор 6 и блок 7 управлени . Вход и выход интегрирующего усилител 1 подключены соответственно к выходу двухпозиционного переключател 3 и входу 8 блока 2 сравнени , вход 9 блока 2 сравнени соединен с входом 10 независимого аргумента, первьгй выход блока 2 сравнени подключен к входу управлени режимом работы интегрирующего усилител I и синхронизируемому входу 11блока 7 управлени . Второй выход блока 2 сравнени соединен с управл ющим входом двухпозиционного переключател 3 и входом 12управлени реверсом накапливающего реверсивного сумматора 6, а входы переключател 3 соединены с ра;знопол рными ишнами положительного 13 и отрицательного 14 опорных напр жений. Вход блока 4 делени на два соединен с первым входом трехпозиционного переключател 5 и входом 15 зависимой переменной, а выход блока 4 делени на два соединен с третьим входом трехпозиционного переключател 5, второй переключаемый вход которого подключен к входу 16 задани начальных условий, входы управлени первым и третьим входами трехпозиционного переключател 5 соединены соответственно с первым 17 и вторым 18 выходами блока 7 управлени , первый 19 и второй 20 входы управлени которого подключены к клемам пуска 21 и останова 22. Выход трехпозиционного переключател .5 соединен с информационным входом 23 накапливающего реверсивного сумматора 6, установочный вход 24 которого соеданен с уствновочиым входом 25 блока 7 управлени и клеммой 26 предварительной установки устройства дл интегрировани , а выход накапливающего реверсивйого сумматора 6 вл етс выходом устройства дл интегрировани . 511 Накапливающий реверсивный сумматор 6 (фиг. 2) состоит из преобразовател 27 йапр жени в частоту, реверсивного счетчика 28, компаратора 29 и логического -элемента 30 равнозначности, входы которого соеданены с выходом компаратора 29 и входом 12 управлени реверсом накапливающего реверсивного сумматора 6, а выход подключен к входу управлени реверсом реверсивного счетчика 28 информационный и установочный входы которого в свою очередь соединены соответственно с выходом преобразовател 27 напр жени в частоту и установочным входом 24 накапливающего реверсивного сумматора 6. Входы преобразовател 27 напр жени в частоту и компаратора 29 соединены с информа1ЩОННЫМ входом 23 накапливающего реверсив ного сумматора 6, выходом которого служат выходы реверсивного счетчика 28. Блок 7 управлени (фиг. 3) состоит из RS-триггера 31 со сбросом и установкой, D-триггера 32 задержки, трех элементов И 33, 34 и 35, элемента ИЛИ 36 и инвертора 37, выход которого соединен с входом сипхронизации О-триггера, а вход подключен к третьим входам 3-входовых элементов И 33 34 и 35 и синхронизируемому: входу 11 блок 7 управлени . Пр мой выход триггера со сбро сом и установкой 31 соединен с информационным входом триггера 32 задержки и с первыми входами первого 33 н третьего 35 элементов И, инверсный выход триггера сб сбросом и установкой 31 подключен к первому входу второго элемента И 34, входу установки в единицу и первый вход установки в ноль триггера со сбросом и установкой 31 соединены с первым 19 и вторым- 20 входом управлени блока 7 управлени , а второй вхо установки в ноль триггера со сбросом и уста новкой 31 соединен с входом установки в ноль триггера 32 задержки и установочным входом 25 блока 7 управлени . Пр мой выход триггера 32 задержки соединен с вторым входами второго 34 и третьего 35 элементов И, а инверсный выход этого триггера соединен с вторым входом первого элемента И 33, выход которого подключен к первому входу элемента ИЛИ 36, второй вход которого соединен с выходом второго элемента И 34, а выход элемента ИЛИ 36 соединен с вторым выходом 18 блока 7 управлени , первый выход 17 которого, в свою очередь, подключен к выходу третьего элемента И 35 Устройство работает следующим образом. При подаче сигнала на клемму 26 предварительной установки устройства он поступает на установочные входы 24 накапливающего реверсивного сумматора 6 и 25 блока 7 управлени , устанавлива в нулевое состо ние реверсивный счегшк 28, триггер 31 со сбросом и установксй н трииер 32 задержки, тем самым очища устройство от предыдущей информации. По необходимое™ перед пуском устройства дл интегрировани в него могут быть занесены начальные услови , дл чего они подаютс на вход 16 задани начальных условий и через замкнутый с выходом второй переключаемый вход трехпозиционного переключател 5 поступает на информационный вход 23 накапливающего реверсивного сумматора 6, фиксиру сь в последнем. Госле включени питани на вход интегрирующего усилител 1 через переключатель 3 выборочно подаетс опорное напр жение с разнопол рных щин 13 и 14 опорного напр жени , в силу чего на выходе интегрирующего усилител 1 имеет место линейно увеличивающеес или уменьщающеес напр жение U,(t), пропорциональное времени t. На первом выходе блока 2 сравнени формируетс сигнал синхронизации, перевод щий интегрирующий усилитель 1 в режим интегрировани при отсутствии равенства напр жени и (t) и сигнала независимого аргумента x(t) на вьгходах 8 и 9 соответственно блока 2 сравнени . При равенстве (J(t) (t) сигнал синхронизации исчезает и интегрирующий усилитель 1 переводитс в режим хранени информации. На втором выходе блока 2 сравнени формируетс сигнал реверса переключател 3 и накапливающего реверсивного сумматора 6. При положительном знаке разности сигналов x(t)-U (t), т. с. возрастающем характере функции x(t), переключатель 3 коммутирует к входу интегрирующего усилител 1 положительное опорное напр жение щины 13, а накапливающий реверсивный сумматор 6 переводитс в режим суммировани . При отрицательном знаке разности x(t)-U.f (t), г. е. убывающем характере функции x(t), к входу интегрирую щего усилител 1 коммутируетс отрицательное опорное напр жение шины 14, а накапливающий реверсивный сумматор 6 переводитс в режим вычитани . В результате напр жение ,«J (t) на выходе интегрирующего усилител 1 аппроксимирует сигнал независимого аргумента x(t) с шагом квантовани по уровню, равным зоне нечувствительности лх блока 2 сравнени , а сигналы синхронизации на первом выходе этого блока формируютс в моменты tj, времени, соответствующие условию X(tt4,| )-X(tv) ДХ Сигналы синхронизации с первого выхода лока 2 сравнени поступают на синхронизирумый вход 11 блока 7 управлени . После о влени сншала пуска на клемме 21 пуска он поступает на первый вход 19 управлени блока 7 управлени и устанавливает в единичное состо ние триггер 31 со сбросом и установкой, подготавлива к включению первый элемент И 33 и триггер 32 задержки по его информационному входу. При поступлении на синхронизируемый сход 11 первого сигнала синхронизавди с первого выхода блока 2 сравнени он через инвертор 37 переключает триггер 32 задержки в единично состо ние по окончании сигнала синхронизации . Одновременно последний проходит чер первый элемент И 33 и элемент ИЛИ 36 на второй выход 18 блока 7 управлени , воздейству на вход управлени третьим переключаемым входом трехпозидионного переключател 5. В результате в накапливающий реверсивный сумматор 6 через его информационный вход 23 с выхода блока 4 делени на два поступает первое значение зависимой переменной, равной У /2, где t д- врем формировани первого, после по влени сигнала пуска, сигнала синхронизации на первом выходе блока 2 сравнени . Второй и последующие сигналы синхрониза ции пропускаютс на первый выход 17 блока 7 управлени , поскольку после установки в единицу триггера 32 задержки первым сиг налом синхронизации первый элемент И 33 и второй элемент И 34 блокируютс нулевы-: ми сигналами с инверсных выходов триггера 32 задержки и триггера 31 со сбросом и установкой соответственно, а третий элемент И 35 подготавливаетс к включению единичным сигналом с пр мых выходов триггера 3 задержки и триггера 31 со сбросом и установкой , В результате трехпозидионный переключатель 5 управл етс по входу управлени своим первым переключаемым входом, и с входа 15 зависимой переменной в накапл1}ва ,ющий реверсивный сумматор 6 через его информационный вход 23 поступит) значени зависимой переменной, где i 1, 2, 3,...; t - моменты срабатывани блока 2 сравне ни . Содержимое накапливающего реверсивно сумматора увеличиваетс на на. каждом i-M моменте времени поступлени сигнала синхронизации. При необходимости вычитани очередного значени зависимой переменной на вход 12 реверса накапливающего реверсивного сумматора поступает сигнал реверса с второг выхода блока 2 сравнени . Если знак сигнал зависимой переменной на информационном входе 23 накапливающего реверсивного сумматора 6, определ емый компаратором 29, совпадает со знаком опорного напр жени на шинах 13 и 14, то схема 30 эквивалентности устанавливает реверсивный счетчик 28 режим суммировани , импульсных сигналов с выхода преобразовател 27 напр жени в частоту с частотой, пропорциональной значению зависимой переменной У (t). Если знак сигнала зависимой перемешгой и знак опорного напр жени различ1гые, то элемент 30 эквивалентности переводит реверсивный счетчик 28 в режим вычитани импульсных сигналов с выхода преобразовател 27 напр жени в частоту. В результате содержимое реверсивного счетчика измен етс во времени в соответствии с вычисл емым значением интеграла по независимому невременному аргументу. Дл окончани интегрировани на кЛемму 22 останова подаетс сигнал останова, который через второй вход 20 управлени блоком 7 управлени поступает на первый вход установки в ноль триггера 31 со сбросом и установкой , переключа последний в нулевое состо ние . При этом триггер 32 задержки переключаетс в нулевое состо ние по заднему фронту первого, cлeдJ oщeгo за сигналом останова , сигнала синхронизации, пропуска этот сигнал синхронизации через подготовленный к включению второй элемент И 34 и элемент. ИЛИ 36 на второй выход 18 блока управлени , а через него - на вход управлени третьим переключаемым входом трехпозиционного переключател 5. & результате в накапливающий реверсивный сумматор поступит последнее значение зависимой переменной y(ta)/2, прощедщее через блок 4 делени на два, где t - момент, формировани первого, после сигнала останова , сигнала синхронизации на первом выходе блока 2 сравнени . Таким образом за врем между моме1ггами, определ емыми поступлением сигналов пуска и останова, содержащее п тактов интегрировани , содержимое накапливающего реверсивного сумматора 6 равно (4) А где Z - начальные услови , что с точностью до посто нного множител лх, равного зоне нечувствительности блока 2 сравнени , пропорционально обобщенному интегралу . г„/ г вычисленному методом трапеций. Использование новых элементов: блока делени на два, трехпоэиционного переключател , накапливающего реверсивного сумматора и.блока управлени , выгодно отличает пред-ь лагаемое устройство дл интегрировани от: прототипа, так как исключаетс присуща прототипу погрешность интегрировани . В
результате повышаетс точность вычислени обобщенного интеграла, т. е. геометрических параметров диаграмм циклического деформировани испытываемых образцов. Это приводит к сокращению времени испытаний и количест110847010
ва испытываемых образцов при определении их усталостных характеристик.
Экономический эффект от использовани предлагаемого устройства в народном хоз йстве составл ет 16,529 тыс. руб. в год.
Claims (2)
1. УСТРОЙСТВО ДЛЯ ИНТЕГРИРОВАНИЯ, содержащее интегрирующий усилитель, выходом подключенный к первому входу блока сравнения, второй вход которого является входом независимого аргумента устройства, а первый и второй выходы блока сравнения соединены соответственно с входом управления режимом работ интегрирующего усилителя и управляющим входом двухпозиционного переключателя, выход которого соединен с информационным входом интегрирующего усилителя, первый и второй входы двухпозиционного переключателя, подключены к разнополярным шинам опорного напряжения, отличающееся тем, что, с целью повышения точности интегрирования, в него введены блок деления на два, трехпозиционный переключатель, накапливающий реверсивный сумматор и блок управления, содержащий RS-триггер, D-триггер, три элемента И, элемент ИЛИ и инвертор, выход которого соединен с входом синхронизации D-триггера, а вход соединен с первыми входами элементов И и первым выходом блока сравнения, прямой выход RS-триггера соединен с информационным входом D-триггера и вторыми входами первого и третьего элементов И, инверсный выход RS-триггера соединен с вторым входом второго элемента И, входы элемента ИЛИ соединены с выходами первого и второго элементов И, третьи входы которых соединены соответственно с инверсным, и прямым выходами D-триггера, третий вход третьего элемента И соединен с прямым выходом D-триггера, вход блока деления на два и первый вход трехпозиционного переключателя являются входом зависимой переменной устройства, второй и третий входы трехпозиционного переключателя подключены соответственно к выходу блока деления на два и входу задания начальных условий устройства, первый и второй управляющие входы трехпозиционного переключателя соединены соответственно с выходами третьего элемента и элемента ИЛИ блока управления, вход установки в единицу и первый вход установки в ноль RS-триггера которого являются соответственно входами пуска и останова устройства, второй вход установки в ноль RS-триггера и вход установки в нодь D-триггера являются установочным входом устройства и соединены с установочным входом накапливающего реверсивного сумматора, выход трехпозиционного переключателя соединен с информационным входом накапливающего реверсивного сумматора, вход управления реверсом которого подключен к второму выходу блока сравнения, а выход является выходом устройства.
2. Устройство по π. 1, о т л и ч а ю щ е, е с я тем, что накапливающий реверсивный сумматор содержит преобразователь напряжения в частоту, реверсивный счетчик, компаратор и логический элемент равнозначности, выход которого соединен с входом реверса реверсивного счетчика, счетный и установочный >
входы которого соединены соответственно с выходом преобразователя напряжения в частоту и установочным входом накапливающего ререверсивного сумматора, выход реверсивного счетчика является выходом накапливающего реверс'ивного сумматора, вход преобразователя напряжения в частоту соединен с информаци онным входом накапливающего реверсивного сумматора и входом компаратора, а первый и второй входы логического элемента равнозначности соединены соответственно с выходом компаратора и входом управления реверсом накапливающего реверсивного сумматора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833590599A SU1108470A1 (ru) | 1983-05-11 | 1983-05-11 | Устройство дл интегрировани |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833590599A SU1108470A1 (ru) | 1983-05-11 | 1983-05-11 | Устройство дл интегрировани |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1108470A1 true SU1108470A1 (ru) | 1984-08-15 |
Family
ID=21063179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833590599A SU1108470A1 (ru) | 1983-05-11 | 1983-05-11 | Устройство дл интегрировани |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1108470A1 (ru) |
-
1983
- 1983-05-11 SU SU833590599A patent/SU1108470A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 596968, кл. G 06 G 7/18, 1976. 2. Авторское свидетельство СССР № 807327, кл. G 06 G 7/18, 1979 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4356553A (en) | Method for the measuring of electrical power | |
US4907165A (en) | Electric energy measuring method | |
US4354176A (en) | A-D Converter with fine resolution | |
SU1108470A1 (ru) | Устройство дл интегрировани | |
US3578956A (en) | Phase modulator of two dynamic counters | |
JP3223884B2 (ja) | デューティ比判定回路及びデューティ比判定方法 | |
SU1658402A1 (ru) | Измеритель уровн шумов | |
SU995008A1 (ru) | Устройство дл контрол частоты | |
SU858002A1 (ru) | Устройство дл вычислени текущей оценки среднего значени | |
SU1076840A1 (ru) | Преобразователь активной мощности в напр жение посто нного тока | |
SU1297226A1 (ru) | Преобразователь переменного напр жени в код | |
SU1307383A2 (ru) | Устройство дл измерени фазового рассогласовани | |
SU1279058A2 (ru) | Умножитель частоты следовани импульсов | |
SU1156259A1 (ru) | Преобразователь частоты импульсов в код | |
SU993282A1 (ru) | Устройство дл определени пол рных координат осредненного вектора ветра | |
SU596955A1 (ru) | Преобразователь пол рных координат вектора в пр моугольные | |
SU1364993A1 (ru) | Устройство дл измерени и регулировани соотношени скоростей | |
SU1170365A1 (ru) | Цифровой измеритель логарифма отношени | |
SU1479886A1 (ru) | Способ определени активной и реактивной мощности и устройство дл его осуществлени | |
SU1647446A1 (ru) | Устройство изменени фазового сдвига | |
SU748426A2 (ru) | Вычислительное устройство дл определени соотношений между частотными сигналами | |
RU2231156C1 (ru) | Дифференциально-фазное реле | |
SU1211879A1 (ru) | Устройство измерени характеристики преобразовани высокоточных и быстродействующих аналого-цифровых преобразователей | |
SU1597757A1 (ru) | Преобразователь активной мощности в напр жение посто нного тока | |
SU1196908A1 (ru) | Устройство дл определени среднего значени |