SU1105050A1

SU1105050A1 - Digital-analogue multiplying device

Info

Publication number: SU1105050A1
Application number: SU833538341A
Authority: SU
Inventors: М.Е. Бородянский; Е.В. Крютченко; В.Л. Онопко; Б.А. Уточкин; В.С. Федотов
Original assignee: Предприятие П/Я М-5631; Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date: 1983-01-11
Filing date: 1983-01-11
Publication date: 1986-12-15

Abstract

ЦИФРОАНАЛОГОВОЕi МНОЖИТЕЛЬНОЕ УСТРОЙСТВО, содержащее два регистра , выход первого из которых соединен с цифровь(м входом первого преобразовател код-ток, подключенного аналоговым входом к вьгходу источника опорного напр жени , а выходом к входу первого преобразовател токнапр жение , соединенного выходом с аналоговым входом второго преобразовател код-ток, подключенного цифровым входом к выходу второго регистра , а выходом - к входу второго преобразовател ток-напр жение, выход которого вл етс выходом-устройства, отличающеес тем, что, с целью повышени точности умножени р широком диапазоне изменени значе ий сомножителей, в него дополнительно введены коммутатор, блок сравнени , линии задержки, генератор тактовых импульсов и третий и четвёртый регистры, соединенные информационными входами с шинами ввода кодов соответствующих сомножителей, а управл ющими входами - с выходом генератора тактовых импульсов, причем выход третьего регистра подключен к первому информационному входу блока сравнени и через первую линию задержки - к первому информационному входу коммутатора, соединенного пер (Л вым и вторым выходами с входами первого и второго регистров соответственно , управл ющими входами - с пр мым и инверсным выходами блока сравнени , а вторым информационным входом - с выходом второй линии задержки ,- подключенной входом к выходу чет- вертого регистра и к второму информационному входу блока сравнени , Ol соединенного стробирующим входом с о ел выходом генератора тактовых импульсов .A DIFFERENTIAL DEVICE containing two registers, the output of the first of which is connected to digital (m input of the first code-current converter connected by an analog input to the output of a reference voltage source, and output to the input of the first voltage converter connected by an output to an analog input of the second converter the code-current connected by a digital input to the output of the second register, and the output to the input of the second current-voltage converter, the output of which is an output-device, characterized by In order to increase the multiplication accuracy with a wide range of factors, it additionally introduces a switch, a comparison unit, delay lines, a clock generator and the third and fourth registers connected by information inputs to the input bars of the corresponding factors, and with the output of the clock generator, the output of the third register is connected to the first information input of the comparison unit and through the first delay line to the first information input in the switch path connected by the first and second outputs to the inputs of the first and second registers, respectively, the control inputs to the forward and inverse outputs of the comparison unit, and the second information input to the output of the second delay line of the upstream register and to the second information input of the comparison unit, Ol connected by a gating input connected to the output of the clock generator.

Description

«"

Изобретение относитс к области автоматики и вычислительной техники и мол-гет найти применение, в частности , гибридных вычислительных машинах и системах.The invention relates to the field of automation and computer technology, and molt to find application, in particular, hybrid computers and systems.

Известно цифроаналоговое множительное устройство, содержащее клгочи , элементы пам ти, компаратор, генераторы тактовых и синхронизирующих импульсов, реверсивный счетчик и цифроаналоговый преобразователь.A digital-to-analog duplicating device is known, which contains clogs, memory elements, a comparator, clock and clock generators, a reversible counter, and a digital-to-analog converter.

Недостатками устройства вл ютс пониженные быстродействие и точность у: ;ножени сомнолсителей, представленных в кодовой форме.The drawbacks of the device are reduced speed and accuracy of:; hacks of somnolitel, presented in code form.

Прототипом изобретени вл етс ди фроаналоговое мло оттельное устройство , содержап;ее два регистра, Вопсод лервого из которых соединен с цифровьм входом преобразовател кодток , подк,г оченного аналоговым входом к выходу источника опорного напр жени , а выходом - к входу первого пробразовател ток-напр :кение5 соединенного выходом с аналоговым входом второго преобразовател код-ток, подключенного цифровым входом к выходу второго регистра, а выходом к входу второго преобразовател токнш1р 5 ;е:-гие , выход которого вл етс выходом устройства, а входы регистров соединены с шинами ввода кодов сомножителей.The prototype of the invention is a digital diffraction device containing its two registers, the Vopsod of the first of which is connected to the digital input of a codec converter, a subcategory of an analog input to the output of a voltage source, and the output to the input of the first current-transformer : kenya5 connected by an output to an analog input of a second code-to-current converter connected by a digital input to a second register output, and an output to an input of a second tok1 converter 5; e: -guy, the output of which is an output units, and the inputs of registers are connected to buses entering codes of multipliers.

Недостатком прототипа вл етс пониженна точность зтчножени при изменении значений кодов сомнож1-1телей в широком динамическом диапазоне .The disadvantage of the prototype is the reduced accuracy of the multiplication when changing the values of the codes of factors 1-1 bodies in a wide dynamic range.

Целью изобретени вл етс повышение точности умножени в ип-гроком диапазоне изменени значен1-1и ссмиош-; те л ей.The aim of the invention is to improve the accuracy of multiplication in the ip-range of variation of a value of 1-1 and cm-1; those to her.

Указанна цель достигаетс тем, что }3 цифройналоговое; мнозкительное устройство, содержащее два регистра выход первого из которых соединен с цифровьм входом первого преобразовател код-ток, подключенного аналоговым входом.к выходу источника опорного напр жени ; а выходом к входупервого преобразовател ток-напр жение , соединенного выходом с анэлоговьм входом второго преобразовател код-ток, подключенного цифровьм входом к ВЫХОДУ второго регистра, а выходом - к входу второго преобразовател ток-напр жение, выход которого вл етс выходом устройства,дополнительно введены ком утат,;р.блокThis goal is achieved by the fact that} 3-digit analog; A note switch device containing two registers the output of the first of which is connected to the digital input of the first code-current converter connected by an analog input to the output of the voltage source; and an output to the input of the first current-voltage converter connected by an output to the analog input of the second code-current converter, connected by a digital input to the OUTPUT of the second register, and an output to the input of the second current-voltage converter, the output of which is the output of the device, additionally entered com uat

5050250502

сравнени , линии задержки, генератор тактовых импульсов и третий и четвертый регистры соединенные информационными входами с шинами ввода кодовcomparison, delay lines, clock pulse generator and the third and fourth registers connected by information inputs to the code input buses

соответствующих сомножителей, а управл ющими входами - с выходом генератора тактовых импульсов, причем выход третьего регистра подключен к первому информационному входу блокаthe corresponding factors, and the control inputs with the output of the clock pulse generator, and the output of the third register is connected to the first information input of the block

0 сравнени и через первую линию задержки к первому информационному вхор ,у коммутатора, соединенного первым и вторым выходами с входами первого и второго регистров Соответственно,0 comparisons and through the first delay line to the first information gate, at the switch connected by the first and second outputs to the inputs of the first and second registers. Accordingly,

S управл ющими входами - с пр мым и инверсным выходами блока сравнени , а вторым информационньм входом - с выходом второй линии задержки, подключенной входом к вьгходу четвер.то0 го регистра и к второму информационному входу блока сравнени , соединернюго стробируюи им входом с выходом генератора тактовых импульсов. На чертеже изображена струк-турна S control inputs - with direct and inverse outputs of the comparison unit, and the second information input - with the output of the second delay line connected by the input to the quad output of the fourth register and to the second information input of the comparison unit, which gate connects with the clock generator output pulses. The drawing shows the structure

5 схема цифроаналогового множительного устройства.5 diagram of the digital-analog multiplying device.

Первый регистр 1 соединен выходом с цифровым входом первого преобразовател 2 код-ток, подключечтно30 О аналоговьп входом к выходу источника 3 опорного напр жени , а выходом - к входу первого преобразовател 4 ток-напр жение. Выход преобразовател 4 соединен о аналоговьмThe first register 1 is connected by the output to the digital input of the first converter 2 code-current, connected to the analog input to the output of the reference voltage source 3, and the output to the input of the first current-voltage converter 4. Converter 4 output is connected to analog

3 входом второго преобразовател 53 inputs of the second converter 5

код-ток, подключенного цифровые входом к выходу второго регистра б, а выходом - к входу второго преобразовател 7 ток-напр жение3 выход которого вл етс выходом устройства„code-current connected by digital input to the output of the second register b, and output to the input of the second converter 7 current-voltage 3 whose output is the output of the device

Третий и четвертый регистры 8 и 9, соединеигл информационньмг входа.ми с ишнами IО и 11 ввода кодов соответствуюи ;их со пгожителей, а управл ющими входами - с выходом генератора 12 тактовых импульсов. Выход третьего регистра 8 подключен к первому информационному входу блока 13.сравнени и через первую линию 14 задержки - к первому информационному входу ко мутатора 15. Коммутатор соединен первьи к вторым выходами с входами первого и второго регистров 1 и 6 соответственно, зттравл юП1ИМИ сходами - с. пр мым и инверсным вьжодами блока 13 сравнени , а вторым информационным входом - с выходом второй линии 16 задержки. Лини задержки подключена входом к выходу четвертого регистра 9 и к второму информационному входу блока 13 сравнени , соединенного стробирующим вхо дом с выходом генератора 12. Коммутатор 15 выполнен на четырех группах 17, 18, 19-и 20 элементов И и двух группах 21 и 22 элементов ИЛИ, Устройство работает следующим образом . Коды множимого Nj и множител N поступают в устройство по пшнам 10 и 11 на входы регистров 8 и 9 соответственно . Затем импульсами с генератора 12 тактовых импульсов коды из регистров 8 и 9 продвигаютс в блок 13 сравнени поразр дно, начина со старших разр дов, Блок 13 сравнени сравнивает коды потактно по мере их поступлени на входы. Одновременно коды поступают на входы линий 14 и 16 задержки. Сигналы с выходов блока 13 сравнени управл ют работой коммутатора 15 таким образом, что реали зуетс следующий алгоритм работы уст ройства: больщий по величине из сомножителей направл етс по тракту с меньшей погрешностью преобразовани Перед началом продвижени кодов сомножителей блок 13 сравнени находитс в исходном состо нии. Если ко- ды сомножителей одинаковы, состо ние блока 13 сравнени не изменитс . Поэтому .рассмотрим работу устройства в случае неравенства кодов, 1,и N.Состо ние блока 13 срав негш не изменитс и сомножители пройдут преобразование по следующим трактам: код N-.- лини 14 задержки группа 17 элементов И и группа-21 элементов ИЛИ, регистр 1, преобразов тель 2 код-ток, преобразователь 4 ток-напр жение, преобразователь 5 код-ток и через преобразователь 7 ток-напр жение на вьпсод устройства, код N - лини 16 задержки, группа 20 элементов И и группа 22 элементов ИЛИ, регистр 6, преобразователь 5 код-ток и через преобразователь 7 ток-напр жение на выход устройства, 2,W,N, Блок 13 сравнени переходит в возбужденное состо ние и перевслючает пути прохождени сомножителей в коммутаторе 15 на противоположные: Jкoд N --лини 14 задержки группа 18 элементов И и группа 22 элементов ИЛИ, регистр 6, преобразователь 5 код-ток и через преобразователь , 7 ток-напр жение на выход уст ройства; код N - лини 16 задержки группа 19 элементов И и группа 21 элементов ИЛИ, регистр I, преобразователь 2 код-ток, преобразователь 4ток-напр жение, преобразователь 5код-ток и через преобразователь 7 ток-напр жение на выход устройства. После окончани продвижени входных кодов коды, образовавшиес в регистрах 1 и 6, поступают на преобразование в соответствующие преобразователи 2 и 5 код-ток, На аналоговый вход преобразовател 2 код-ток поступает dnopHoe напр жение с выхода источника 3 опорного напр жени . Ток с выхода преобразовател 2 поступает на вход преобразовател 4 ток-напр жение , где и преобразуетс в напр жение , которое используетс в качестве опорного напр жени в преобразова- . теле 5 код-ток; На цифровые входы преобразовател код-ток поступает код второго сомножител , ив резуль тате преобразовани на выходе преобразовател получаем ток, пропорциональный произведениюсомножителей, который поступает на вход преобразовател 7 ток-напр жение, Напр жение на выходе преобразовател 7 вл етс выходным напр жением устройства. Когда, код и J проходит по первому преобразовательному тракту, а код и - по второму тракту, относительна погрешность произведени 1 .. . 2-1 . 2 M N; -N;-Y- i7 ; . где У - относительна погрешность каждого тракта, приведенна к весу младшего разр да цифроаналогового тракта преобразовател ; п - количество разр дов по каждому тракту преобразовани . Если же прохождение кодов сомножителей противоположное, то относительна погрешность .. Таким образом, направл по первому тракту каждьй р д код больпего из. вух сомножителей, можно уменьшить огрешность преобразовани и тем самым повысить точность перемножени вух сомножителей, Рассмотренное устройство позвол ет в среднем получить погрешность результата перемножени вдвое менье , чем в прототипе. Дл случа .The third and fourth registers 8 and 9 connect the information inputs to the IO and the 11 input codes correspond to them; they are from the resident, and the control inputs are from the generator output of 12 clock pulses. The output of the third register 8 is connected to the first information input of the block 13. and, through the first delay line 14, to the first information input of the mutator 15. The switch is connected first to the second outputs with the inputs of the first and second registers 1 and 6, respectively . direct and inverse outputs of the comparison unit 13, and the second information input with the output of the second delay line 16. The delay line is connected by the input to the output of the fourth register 9 and to the second information input of the comparison unit 13, connected by a gate input to the output of the generator 12. The switch 15 is made on four groups 17, 18, 19 and 20 elements And and two groups 21 and 22 elements OR, The device operates as follows. Codes multiplier Nj and multiplier N are fed into the device by pshnam 10 and 11 to the inputs of registers 8 and 9, respectively. Then, pulses from a generator of 12 clock pulses, codes from registers 8 and 9, are advanced into comparison block 13, starting from the higher bits, Comparison block 13 compares the codes as soon as they arrive at the inputs. At the same time, the codes arrive at the inputs of the delay lines 14 and 16. The signals from the outputs of the comparison unit 13 control the operation of the switch 15 in such a way that the following algorithm of the device operation is implemented: the larger of the factors are directed along the path with a smaller conversion error. Before the promotion of the factors of the factors of the comparison unit 13, the comparison is in the initial state. If the multiplier codes are the same, the state of the comparison block 13 does not change. Therefore, let us consider the operation of the device in case of inequality of codes, 1, and N. The state of block 13 is not changed and the factors will be transformed along the following paths: N -.- code 14 delay line group 17 elements AND and group 21 elements OR, register 1, converter 2 code-current, converter 4 current-voltage, converter 5 code-current and through the converter 7 current-voltage per device output, code N - delay line 16, group 20 of elements AND and group 22 of elements OR register 6, the converter 5 code-current and through the converter 7 current-voltage to the output of the device, 2, W, N, Comparison block 13 goes into the excited state and switches the paths of the multipliers in the switch 15 to the opposite: J code N - delay line 14 delay group 18 AND elements and group 22 OR elements, register 6, converter 5 code-current and through the converter; 7 current-voltage to the output of the device; N code - line 16 delay group 19 elements AND and group 21 elements OR, register I, code-current converter 2, 4-current converter, 5-code-current converter and through the converter 7 current-voltage to the device output. After the termination of the input codes, the codes formed in registers 1 and 6 are transferred to the conversion to the corresponding code-current converters 2 and 5. The analog input of the code-2 converter 2 receives dnopHoe voltage from the output of the source 3 of the reference voltage. The current from the output of the converter 2 is fed to the input of the converter 4, the current-voltage, where it is converted into a voltage that is used as a reference voltage in the conversion-. tele 5 code current; The digital inputs of the code-current converter receive the code of the second factor, and as a result of the conversion at the converter output, we obtain a current proportional to the product of the multipliers, which arrive at the input voltage of the converter 7 current-voltage, the output voltage of the device 7. When, the code and J pass through the first conversion path, and the code goes through the second path, the relative error of the product is 1 .... 2-1. 2 M N; -N; -Y- i7; . where Y is the relative error of each path, reduced to the weight of the lower bit of the digital-to-analog converter path; n is the number of bits for each transformation path. If the passage of the codes of the factors is the opposite, then the relative error .. Thus, I sent along the first path each row of the code most of. Because of the multiplier factors, it is possible to reduce the conversion error and thereby increase the multiplication accuracy of the multiplier factors. The considered device allows, on average, to obtain the error of the multiplication result by half as much as in the prototype. For the occasion.

когда требуетс обеспечить точность преобразовани , равную точности прототипа , устройство может быть реализовано наиболее дешевой элементной базе с худшими метрологическими характеристиками . Указанные о.бсто тельства обеспечивают тёхнцко-экономическую эффективность возможного применени рассмотренного множительного устройства.when it is required to ensure conversion accuracy equal to that of the prototype, the device can be implemented with the cheapest element base with the worst metrological characteristics. These facilities ensure the economic and economic efficiency of the possible use of the considered multiplying device.

Claims

DIGITAL ANALOGUE. A MULTIPLE DEVICE containing two registers, the output of the first of which is connected to the digital input of the first code-to-converter, connected by an analog input to the output of the reference voltage source, and by the output to the input of the first converter, the voltage, connected by the output to the analog input of the second code-current converter, connected digital input to the output of the second register, and the output to the input of the second current-voltage converter, the output of which is the output of the device, characterized in that, in order to increase multiplication accuracy p over a wide range of variation of the values of the factors, it additionally includes a switch, a comparison unit, delay lines, a clock generator and the third and fourth registers connected by information inputs to the input buses of the codes of the respective factors, and the control inputs to the output of the clock generator, moreover, the output of the third register is connected to the first information input of the comparison unit and through the first delay line to the first information input of the switch connected the first and second outputs with inputs of the first and second registers, respectively, control inputs with direct and inverse outputs of the comparison unit, and the second information input with the output of the second delay line connected by the input to the output of the fourth register and to the second information input of the comparison unit connected by a gate input with an output of a clock generator.

SU w, 1105050