0000
о: toabout: to
СП Изобретение относитс к дискретно автоматике и вычислительной технике и может быть использовано дл контро л параметров технических объектов,, упор дочени обслуживани объектов, в ЭВМ и устройствах дискретной автоматики при решении задач квазиоптимального регулировани , в частности, дл обслуживани нефтедобывающих скважин и интерпретации сейсмограмм, По основному авт.св. № 1048470 известно устройство дл упор доченно выборки значений параметра, содержащее узел управлени устройством, узлы анализа, ка;кдый из .которых содержит группы элементов И, группу триггеров, регистры пам ти, многовходовые элементы ИЛИ группу элементов ИЛИ, триггер управлени ,, элементы И, причем единичные входы триггеров пам ти поразр дно соединен с выходами соответствующих элементов И первой группы, первые входы которых поразр дно соединены с информационньн-ш входами устройства, а вторые входы - с инверсным выходом триггера управлени запись г пр мые триггеров пам ти соединены с. соответствующими входами первого мно овходового элемента ИЛИ, выход которого соединен с соответствующим «/правл ющим входом узла управлени устройства, единичный вход триггера управленкп соединен с выходом втор го многозходового элемента ИЛИ, а ну левой - с выходом элемента И и нулевыми входами трн.ггеров пам ти, входы второго многовходового элемента ИЛИ согд- :нены с соответствующими выходам элементов И первой группы, первый вход ГО элемента ИЛИ группы соеди нен с выходом (i-1)-ro элемента И второй группы (i 2, ,, . . ..п, где п- чи ло разр дов сортируемых чисел) и соответствующим информационным вхо-дом 1-го разр да узла управлени устройством, первь Й вход первого элемента ИЛИ группы соединены с пр мым выходом первого триггера пам ти и соответствующим информационным входом первого разр да узла управлени устройством, второй вход i-го элемента ИЛИ группы соединены с выходом (i-l)-ro элемента И третьей группы, второй вход первого элемента ИЛИ группы соединен с первым управл ющим выходом узла управлени , первый вход j-ro элемента И второй группы соедине 1 с выходом -го элемента ИЛИ группь и первым входом J-ro элемента И третьей группы, где i 1 , , . . ,П-1, второй вход элемента И второй группы соединен с пр мым выходом (j+1)-ro триггера пам ти, второй вход j-го элемента И третьей группы соединен с i-м управл ющим выходом узла управлени устройства, (t 2,,..,п), выход п-го элемента ИЛИ группы соединен с первым входом элемента И, второй вход которого соединен с тактовым выходом узла управлени устройства, узел управлени устройства содержит группы элементов И, ИЛИ, НЕ, кольдевой регистр сдвига, многовходовые элементы И, ИЛИ, генератор, диф(Ьеренцирующие цепочки, триггер, причем управл ющие зходы узла управлени устройства соединены с входами многовходового элемента И, выход которого через первую дифференцирующую цепочку соединен с единичным входом триггера, пр мой выход триггера соединен с управл ющим входом генератора , выход которого соединен с входом сдвига кольцевого регистра сдвига, первый выход которого через вторую дифференцирующую цепочку соединен с нулевым входом триггера, а остальньш выходы с входами многовходового элемента ИЛИ, выход многовходового элемента ИЛИ соединен с первыми входами элементов И группы и тактовым выходом уэла управлени устройства , второй выход -го элемента И группы, соединен с входом 1-го элемента НЕ группы и с выходом 1-го элемента ИЛИ группы, выходы элементов НЕ группы соединены с соответствующими управл ющими выходами узла управлени устройства, входы элементов ШШ группы соединены с соответствующими информационными входами узла управлени , выходы элементов И группы вл ютс информационными выходами устройства С 1. Недостатком известного устройства вл етс ограниченность его функциональных возможностей, состо ща в невозможности ранжировани значений параметра по датам их поступлени на анализ. Целью изобретени вл етс расширение функциональных возможностей устройства путем обеспечени возможности упор дочени параметров по относительным датам поступлени на анализ, а также вывода упор доченно го таким образом р да значений на внешнее устройство. Поставленна цель достигаетс тем, что в устройство дл упор доче . ной выборки значений параметра в ка дый из К узлов анализа, где ,3 ,,..,% m - количество сравниваемых чисел, введен элемент ИЛИ-НЕ, входы которо го соединены с выходами п-х элемен тов ИЛИ младших разр дов с первого по (К-1)-й узлов анализа, где пчисло разр дов сравниваемых чисел, выход элемента ИЛИ-НЕ в каждом узле анализа соединен с третьим входом эле:мента И этого узла анализа. На чертеже приведена схема устро ства. Устройство дл упор доченной выборки значений параметра содержит узлы анализа 1 , 1,,. . . 1 j и узел упра лени 2. Каждый узел анализа 1 состоит из триггеров 3 регистра пам ти текущих значений параметров, элемен тов И 4 первой группы, в узле анали за 1 - двух входовых, а в узлах анализа 1,Ц... трехвходовых, первые входы которых соединены с вх ными клеммами устройства, элемента ИЛИ 5, элемента КПИ 6, триггера управлени 7, элементов И 8 второй группы, установленных в младших разр дах узла анализа, элементов И 9 третьей rpynni i, группы элементо ИЛИ 10 и элемент И 11. Узел управле ни 2 включает группу элементов ИЛИ 12, группу элементов НЕ 13, группу элементов И 14, m -входовой элемент И 15, первую дифференциальную цепочку 16, триггер управлени 17, управл ющий генератор 18, кольцевой регистр сдвига 19, вторую дифференцирующую цепочку 20, элемен ИЛИ 21. Кроме того, в узлах анализа l2,1j. . .1m установлены элементы ИЛИ-НЕ 22, входы которых соединены с выход ми элементов ИЛИ 10 младшег разр да предыдущих узлов анализа, а выходы - с третьими входами элеме тов И 11 одноименных узлованализа Устройство работает следующим об разом. В исходном состо нии триггеры 3 регистров пам ти текущих значений параметров наход тс в нулевом состо нии , триггер 7 - в единичном, триггер 17 - в нулевом, элементы И узла анализа 1 открыты, элементы И 4 узлов анализа 1 , 1,,. . .1 . закрыты , в первом разр де регистра 19 записана единица, на выходах всех элементов И и ИЛИ низкие потенциалы, на выходах элементов НЕ высокие (цепи установки устройства в исходное состо ние не показаны). Текущие значени параметра (параметров) поступают периодически в параллельном двоичном п-разр дном коде через входные клеммы устройства на первые входы элементов И 4 всех узлов анализа , а так как открыты только элементы И 4 узла 1, то первое сообщение записываетс в регистр пам ти узла 1. С записью первого текущего значени в узел 1 -1 -au.i его тригчасть геров 3 переводитс в единичное состо ние, при этом часть входов элементов ИЛИ 5 оказываютс под высоким потенциалом, на его выходе высокий потенциал, которым открываютс элементы И 4 узла 1-. Одновременно с выходов элементов И 4 узла 1 через его элемент ИЛИ 6 триггер 7 переводитс в нулевое состо ние и элементы И 4 узла 1 закрываютс . Второе сообщение записываетс в триггеры 3 регистра пам ти узла 1 его элементах происход т вьш1еописанные процессы и так до прихода гп-го текущего значени параметра. При записи в устройство m текущих значений на всех входах элемента И устанавливаютс высокие потенциалы, элемент И 15 открываетс , и передним фронтом импульса с его выхода через дифференцирующую цепочку 16 триггер 17 переводитс в единичное состо ние, на управл ющем входе генератора 18 устанавливаетс высокий потенциал, который обеспечивает его работу. Каждый импульс -с выхода генератора 18 поступает на шину сдвига регистра 19, в котором последовательно во времени в такт с работой генератора 18 единица смещаетс из разр да в разр д, и каждый импульс, генератора с пор дковьп-i номером от 2 до (т+1)-го через элемент ИЛИ 21 поступает на вторые входы элементов И 11 и И 14. Так как текущие значени параметра могут принимать значени от 0...000 до 1...111, то в регистрах пам ти 6 в зависимости от содержимого отдельных разр дов сообщений ) триггеры устанавливаютс в единичные состо ни . При наличии в триггере 3 i-го разр да хот бы одного j-го узла анализа единицы на выходе элемента ИЛИ 12 устанавливает с высокий потенциал, на выходе элемента Hg 13 одноименного разр да низкий потенциал, что обеспечивает наличие высокого потенциала на выходах элементов ИЛИ 10 всех п разр дов того узла анализа, в котором записано экстремальное значение, и, по крайней мере, на выходе элементов ИЛИ 10 младшего разр да - низкий потенциал в узлах анализа, текущее значение в пам ти которого отличаетс от экстремального. Кроме того,эле ,. ТТ( Т7ПТТ4Г -ТТ1Т -.С- менты И 8, И 9, ИЛИ 10 и НЕ 13 обеспечивают запрет на поступление инфор мации на элементы ИЛИ 12 из триггеров 3 тех узлов анализа, где абсолютное значение текущего значени параметра отлично от экстремального. Первым импульсом с выхода элемента ИЛИ 21 через элементы И 14 выводитс экстремальное значение из числа записанных в устройства, и через элемент И 11 обнул етс пам ть узла анализа, содержащего экстремальное значение параметра, приче% если имеет место равенство нескольких текущих значений, то благодар наличию св зи через элементы ИЛИ-НЕ 22 обнул етс пам ть узла анализа, записавшего первым это значение. Второй импульс повтор ет вышеописанную процедуру упор дочени и выводит экстремальное значение параметра из числа оставшихс в пам ти (rn-l)-ro, j-й импульс выводит j-e упор доченное значение, оставпо приоритету относительных дат их поступлени на анализ.SP The invention relates to discrete automation and computing and can be used to control the parameters of technical objects, to order the maintenance of objects in computers and discrete automation devices when solving problems of quasi-optimal control, in particular, for servicing oil producing wells and interpreting seismograms, main auth. No. 1048470, a device is known for systematically sampling parameter values, comprising a device control node, analysis nodes, each of which contains AND element groups, a trigger group, memory registers, OR multi-input elements, an OR element group, control trigger. , and the single inputs of memory triggers are bitwise connected to the outputs of the corresponding elements AND of the first group, the first inputs of which are bitwise connected to the informational inputs of the device, and the second inputs to the inverse output of the control trigger Lazy write r direct memory triggers are connected to. the corresponding inputs of the first multi-input OR element, the output of which is connected to the corresponding "/ controlling input of the device control node, the single input of the manager trigger is connected to the output of the second multiple-input OR element, and the left input to the output of the AND element and zero inputs of the TRG memory card ti, inputs of the second multi-input element OR sogd-: neny with the corresponding outputs of the elements AND of the first group, the first input of the GO element OR of the group is connected with the output of the (i-1) -ro element AND of the second group (i 2, ,, ... n, where fi numbers) and the corresponding information input of the 1st bit of the device control node, the first input of the first element OR of the group is connected to the direct output of the first memory trigger and the corresponding information input of the first bit of the device control node, the second input of the i-th the element OR of the group is connected to the output (il) -ro of the element AND of the third group, the second input of the first element OR of the group is connected to the first control output of the control unit, the first input of the j-ro element AND the second group of connection 1 to the output of the -th element OR group pn and the first entrance of the J-ro element AND the third group, where i 1,,. . , P-1, the second input of the element And the second group is connected to the direct output (j + 1) -ro of the memory trigger, the second input of the j-th element And the third group is connected to the i-th control output of the device control unit, (t 2 ,, .., p), the output of the nth element of the OR group is connected to the first input of the AND element, the second input of which is connected to the clock output of the control unit of the device, the control unit of the device contains groups of elements AND, OR, NOT, a collar shift register, multiple input elements AND, OR, generator, differential (relativizing chains, trigger, and control inputs The evil control devices are connected to the inputs of the multi-input element I, the output of which through the first differentiating chain is connected to a single trigger input, the direct output of the trigger is connected to the control input of the generator, the output of which is connected to the shift input of the ring shift register, the first output of which is through the second differentiating chain connected to the zero input of the trigger, and the remaining outputs to the inputs of the multi-input element OR, the output of the multi-input element OR connected to the first inputs of the elements AND of the group and t The control unit's output output, the second output of the AND group element, is connected to the input of the 1st element of the NOT group and the output of the 1st element of the OR group, the outputs of the NOT elements of the group are connected to the corresponding control outputs of the control unit of the device, the inputs of the SH the groups are connected to the corresponding information inputs of the control unit; the outputs of the elements AND groups are the information outputs of the C 1 device. A disadvantage of the known device is its limited functionality, the impossibility ranging dates parameter values of their arrival on the analysis. The aim of the invention is to enhance the functionality of the device by allowing the ordering of parameters by relative arrival dates for analysis, as well as outputting a number of values thus ordered to an external device. The goal is achieved in that it is in a device for ordering. sampling of parameter values in each of the K analysis nodes, where, 3 ,, ..,% m is the number of compared numbers, the OR-NOT element is entered, whose inputs are connected to the outputs of the nth OR elements of the low-order bits from the first at the (K-1) -th analysis node, where the number of bits of the numbers being compared, the output of the OR-NOT element at each analysis node is connected to the third input of the element: COP AND of this analysis node. The drawing shows the layout of the device. A device for ordered sampling of parameter values contains analysis nodes 1, 1 ,,. . . 1 j and control unit 2. Each analysis node 1 consists of triggers 3 memory registers of current values of parameters, elements I 4 of the first group, in the analysis node 1 - two input, and in analysis nodes 1, C ... three-input , the first inputs of which are connected to the input terminals of the device, the element OR 5, the element KPI 6, the control trigger 7, the elements AND 8 of the second group installed in the lower digits of the analysis node, the elements AND 9 of the third rpynni i, the element group OR 10 and the element AND 11. The control node 2 includes a group of elements OR 12, a group of elements NOT 13, a group of elements Tov and 14, m -vhodovoy AND gate 15, a first differential chain 16, a control trigger 17 controlling the generator 18, circular shift register 19, a second differentiating circuit 20, OR elements 21. In addition, in the nodes l2,1j analysis. . .1m are installed the elements OR-NOT 22, the inputs of which are connected to the outputs of the elements OR 10 younger bits of the previous analysis nodes, and the outputs - to the third inputs of the elements AND 11 of the same name node analysis. The device works as follows. In the initial state, the triggers of the 3 memory registers of the current parameter values are in the zero state, the trigger 7 is in the unit state, the trigger 17 is in the zero state, the And analysis node 1 elements are open, the And 4 nodes of the analysis 1, 1, are open. . .one . closed, in the first discharge of register 19 the unit is recorded, the outputs of all the elements are AND and OR low potentials, the outputs of the elements are NOT high (the circuit for setting the device to the initial state is not shown). The current values of the parameter (s) are received periodically in parallel binary n-bit code through the input terminals of the device to the first inputs of the AND 4 elements of all analysis nodes, and since only the AND 4 elements of node 1 are open, the first message is written to the node memory register 1. With the recording of the first current value in node 1 -1 -au.i, its trig part of geres 3 is translated into one state, with some of the inputs of the OR 5 elements being at a high potential, at its output a high potential, which opens the elements AND 4 nodes one-. At the same time, from the outputs of the elements AND 4 of the node 1, through its element OR 6, the trigger 7 is transferred to the zero state and the elements AND 4 of the node 1 are closed. The second message is recorded in the triggers 3 of the memory register of the node 1; its elements occur in the above described processes and so on until the arrival of the current value of the parameter. When writing to the device m current values, high potentials are set at all inputs of the element And, element 15 opens, and the leading edge of the pulse from its output through the differentiating chain 16 triggers 17 into one state, a high potential is set at the control input of generator 18 which ensures his work. Each pulse - from the output of the generator 18 is fed to the register shift bus 19, in which successively in time to the clock with the operation of the generator 18, the unit shifts from the discharge to the discharge, and each pulse, of the generator, from order 2 to 2 (t +1) -th through the element OR 21 enters the second inputs of the elements 11 and 11. Since the current values of the parameter can take values from 0 ... 000 to 1 ... 111, in memory registers 6, depending on the contents of the individual message bits) triggers are set to one states. If there are at least one j-th unit analysis node in the trigger 3 of the i-th bit, the output element OR 12 sets a high potential, the output potential of the Hg 13 element of the same discharge is low potential, which ensures a high potential at the outputs of the elements OR 10 all n bits of the analysis node, in which the extreme value is written, and, at least at the output of the elements OR 10 low bits, low potential in the nodes of the analysis, the current value in the memory of which differs from the extreme value. In addition, ale,. TT (Т7ПТТ4Г -ТТ1Т -.Tools AND 8, AND 9, OR 10 and NOT 13 prohibit the receipt of information on the elements OR 12 of the triggers 3 of those analysis nodes where the absolute value of the current value of the parameter is different from the extreme. The first impulse from the output of the element OR 21, through the elements of AND 14, the extreme value is output from the number written to the devices, and through the element 11, the memory of the analysis node containing the extreme value of the parameter is nullified, and% if the equality of several current values occurs, then due to the presence of communication what Without the elements OR-NE 22, the memory of the analysis node that first recorded this value is zeroed in. The second pulse repeats the ordering procedure described above and outputs the extreme value of the parameter from the remaining (rn-l) -ro in the memory, the j-th pulse outputs je is an ordered value, preserving the priority of the relative dates of their arrival at the analysis.
По сравнению с устройством по авторскому свидетельству СССР 739527, принима последнее в качестве базового , предложенное устройство решает поставленную задачу в 20-30 раз быстрее . л на анализ ()-е значение параметра, m импульсом выводитс гп-е упор доченное значение. Теперь все регистры узлов обнулены, а ()-й импульс через младший разр д регистра 19 и дифференцирующую цепочку 20 переводит триггер 17 в нулевое состо ние и останавливает генератор 18, Устройство в исходном состо нии и может повторить операцию упор дочени . Устройство решает задачу ранжировани параметров и вывод ранжированного р да на внешнее устройство. Если текущие значени а,а ,...а 2 . удовлетвор ют условию в отношении их абсолютных значений, например, а2 а а а., то на выходе устройства будет р д: aj- . .,,а . Информаци оРадресе данного значени на выход устройства может сниматьс с выходов элементов ИЛИ 10 младшего разр да (не показан). Таким образом, предложенное устройство обладает более широкими функциональными возможност ми, обеспечивает ранжирование и вывод значений параметра (параметров) как по приоритету их абсолютных значений, так иCompared with the device according to the author's certificate of the USSR 739527, taking the latter as the base one, the proposed device solves the problem 20-30 times faster. l for the analysis of the () -th parameter value, m imparts the rn-e ordered value by a pulse. Now all the registers of the nodes are reset to zero, and the () th pulse through the low-order bit of register 19 and the differentiating chain 20 sets trigger 17 to the zero state and stops the generator 18, the device is in the initial state and can repeat the ordering operation. A device solves the problem of parameter ranking and output of a ranked row to an external device. If the current values are a, a, ... a 2. satisfying the condition with respect to their absolute values, for example, a2 aa aa., then the output of the device will be a row: aj-. .,,but . The address information of this value to the output of the device can be taken from the outputs of the elements OR 10 low-order bits (not shown). Thus, the proposed device has wider functionality, provides ranking and output of parameter values (parameters) both in terms of the priority of their absolute values, and