Изобретение относитс к электросв зи и может быть использовано дл .приема двоичных данных. Известно устройство дл приема данных из самосинхронизирующегос потока информации, в котором каждый двоичный знак передаетс с посто нным периодом манипулирующего колебани с помощью полуволн чередующейс пол рности, а различные знаки передаютс с помощью колебаний с противоположными фазами. В этом устройстве используютс цепи вьщелени из принимаемого сигнала моментов перепада напр жени дл установки смещени на определенный фазовый угол зондирующих импульсов относительно принимаемого сигнала lj . Недостатком данного устройства вл етс низка достоверность приема Наиболее близким к предлагаемому вл етс устройство дл приема двоич ных данных из самосинхронизирующегос потока информации, содержащее пер вый триггер, первьш вход которого соединен с выходом первого.фазового дискриминатора, вход которого подключен к входу второго фазового диск риминатора, выход которого соединен с вторым входом первого триггера, выход которого соединен с информационным входом регистра сдвига, первьй выход которого соединен с первым входом первого блока дешифрации и с входом первого инвертора, выход которого подключен к второму входу первого блока дешифрации, третий вход которого соединен с вторым выходом регистра сдвига и входом второго инвертора, выход которого подключен к четвертому входу первого блока дешифрации, п тый вход которого соединен с третьим выходом регист ра сдвига и с входом третьего инвертора , выход которого соединен с шеетым входом первого блока дешифрации седьмой вход которого соединен с чет вертым выходом регистра сдвига и с входом четвертого инвертора, выход которого подключен к восьмому входу первого блока дешифрации, первый и второй выходы которого подключены соответственно к первому и второму входам второго триггера, причем выход генератора тактовых импульсов подключен к тактовому входу регистра сдвига 2 . Однако известное устройство обладает низкой помехоустойчивостью. 992 Цель изобретени - повышение помехоус тойчивости. Дл достижени поставленной цели в устройство дл приема двоичных данных из самосинхронизирующегос потока информации, содержащее первый триггер, первый вход которого соединен с выходом первого фазового дискриминатора, вход которого подключен к ВХОДУ второго фазового дискриминатора выход которого соединен с вторым входом первого триггера, выход которого соединен с информационным входом регистра сдвига, первый выход которого соединен с первым входом первого блока дешифрации и с входом первого инвертора, выход которого подключен к второму входу первого блока дешифрации,третий вход которого соединен с вторым выходом регистра сдвига и входом втогого инвертора, выход которого подключен к четвертому входу первого блокд дешифрации, п тый вход которого соединен с третьим выходом регистра сдвига и с входом третьего инвертора, выход которого соединен с шестым входом первого блока дешифрации, седьмой вход которого соединен с четвертым выходом регистра сдвига и с входом четвертого инвертора , выход которого подключен к восьмому входу первого блока дешифрации , первый и второй выходы которого подключены соответственно к первому и второму входам второго триггера, причем выход генератора тактовых импульсов подключен к тактовому входу регистра сдвига, введены второй блок дешифрации, третий триггер и регистр приема, первый вход которого соединен с выходом третьего триггера, первьй и второй входы которого подключены соответственно к первому и второму выходам второго блока дешифрации, первый, второй, третий, четвертый, п тый, шестой, седьмой и восьмой входы которого подключены соответственно к первому, второму, третьему, четвертому, п тому, шестому, седьмому и восьмому входам первого блока дешифрации, причем первый выход второго триггера соединен с дев тым входом второго блока дешифрации, дес тый вход которого соединен с вторым выходом второго триггера и с вторым Входом регистра приема. На фиг. 1 изображена структурна электрическа схема предлагаемого устройства; ид фиг. 2 - временные диаграммы. Устройство дл приема двоичных данных из самосинхронизирующегос потока информации содержит регистр 1 приема, первый и второй фазовые дискриминаторы 2 и 3, первый триггер 4, регистр 5 сдвига, генератор 6 тактовых импульсов, первьш, второй, третий и четвертый инверторы 7-10 первый блок 11 дешифрации, второй триггер 12, второй блок 13 дешифрации , третий триггер 14. Устройство работает следующим образом. . Передаваема двоична последовательность l (фиг. 2а) манипулируетс несущим колебанием 2 . (фиг. 2В) Таким образом, результирующий сигнал 3 (фиг. 28) содержит информацию о двух последовательност х 1 и 2 , фазовые дискриминаторы 2 и 3, чувствительные к противоположным пол рност м сигнала, поступающего на вход устройства, формируют две време ные последовательности, поступающие на входы первого триггера 4. С выхода первого триггера 4 сигналы поступают на информационный вход регистра 5 сдвига, на тактовый вход которо го поступают тактовые импульсы от генератора 6 тактовых импульсов с частотой, превьшающей в несколько раз частоту манипулирующего колебани . Генератор 6 тактовых импульсов вьфабатывает тактовые импульсы непрерьшно . С выхода регистра 5 сдвига сигнат лы поступают на входы первого, второ го, третьего и четвертого инверторов 7 - 10. Таким образом, выполн етс квантование сигнала и формирование двух групп сдвинутых во времени последовательностей - пр мой (фиг. 2г, , ft и ж , сигналы 4 , 5 , б , 7) и инверсной (фиг. 2i,i ,К и л, сигналы 8, 9, 10, 11). Сигналы с выходов регистра 5 сдвига и выходов первого, второго, третьего и четвертого инверторов 7-10 поступают на входы блока 11 дешифрации, который формирует на сдаоих выходах импульсные последовательности 12 и 13 (фиг. 2м и н ), Kotopbre в двоичной форме запишутс так: .X AXgAX /VX Xl -XgAXqA ,,.. Последовательности импульсов 12 и 13 с выходов блока 11 дешифрации поступают на входы второго триггера 12. При этом на втором выходе второго триггера 12 формируетс двоична последовательность 14 (фиг. 2о), соответствующа передаваемой двоичной последовательности 1 . Сигналы с первого и второго выходов второго триггера 12 поступают на дев тый и дес тый входы второго блока 13 дешифрации , на первый, второй, третий, четвертый, п тый, шестой, седьмой и восьмой входы которого поступают сигналы с выходов регистра 5 сдвига и с выходов первого, второго, третьего и четвертого инверторов 7-10. Второй блок 13 дешифрации формирует на своих выходах две импульсные последовательности 15 и 16 (фиг. 2П и р ), двоична форма которых следующа : Х,5-ХбАХ7ЛХ7ЛКд У,УХ4ЛХ5ЛХ5ЛХ,,АХ Х,)(,4Ук лх7ЛХаЛх,лх,ух4Л )бтVXgЛXgЛX,X. Сигналы с выходов второго блока 13 дешифрации поступают на входы третьего триггера 14, на выходе которого формируетс двоична последовательность (фиг. 26 ), котора соответствует манипулирующей последовательности и используетс как синхронизирующа дл считьгеани принимаемой двоичной последовательности 14 . Воздействие кратковременных импульсных помех на сигнал 3 в ли-. НИИ св зи может привести к дроблению импульсов в последовательност х 4 - 11 , но при этом последовательности t4 и 17 сохран ют форму и свое взаимное расположение. При этом вьщеленные сигналы двоичных данных эквивалентны передаваемым во врем присутстви синхросигнала. Принимаема двоична последовательность 14 с второго выхода второго триггера 12 поступает на второй вход регистра 1 приема, на первый вход которого поступают синхроимпульсы с выхода третьего триггера 14. На выходе регистра 1 приема выдел етс принимаема информаци независимо от действи помех в линии св зи.The invention relates to telecommunications and can be used to receive binary data. A device for receiving data from a self-timed information flow is known, in which each binary sign is transmitted with a constant period of a manipulating oscillation using alternating polarity half-waves, and different indicia are transmitted using oscillations with opposite phases. This device uses the separation circuit from the received signal of the voltage drop moments to set the offset by a certain phase angle of the probe pulses relative to the received signal lj. The disadvantage of this device is low reliability of reception. The closest to the proposed device is a device for receiving binary data from a self-synchronizing information flow, which contains a first trigger, the first input of which is connected to the output of the first phase discriminator, the input of which is connected to the input of the second phase disc of the discriminator. , the output of which is connected to the second input of the first trigger, the output of which is connected to the information input of the shift register, the first output of which is connected to the first input ne the first decryption unit and the input of the first inverter, the output of which is connected to the second input of the first decryption unit, the third input of which is connected to the second output of the shift register and the input of the second inverter, the output of which is connected to the fourth input of the first decryption unit, the fifth input is connected to the third the output of the shift register and with the input of the third inverter, the output of which is connected to the neck entrance of the first decryption unit whose seventh input is connected to the even output of the shift register and to the input of the fourth inverto Pa, the output of which is connected to the eighth input of the first decryption unit, the first and second outputs of which are connected respectively to the first and second inputs of the second trigger, and the output of the clock generator is connected to the clock input of the shift register 2. However, the known device has low noise immunity. 992 The purpose of the invention is to increase the noise immunity. To achieve this goal, the device for receiving binary data from the self-synchronizing data stream contains the first trigger, the first input of which is connected to the output of the first phase discriminator, whose input is connected to the INPUT of the second phase discriminator whose output is connected to the second input of the first trigger, the output of which is connected to the information input of the shift register, the first output of which is connected to the first input of the first decryption unit and to the input of the first inverter, the output of which is connected to the second input of the first decryption unit, the third input of which is connected to the second output of the shift register and the input of the second inverter, the output of which is connected to the fourth input of the first decryption block, the fifth input of which is connected to the third output of the shift register and to the input of the third inverter whose output is connected with the sixth input of the first decryption unit, the seventh input of which is connected to the fourth output of the shift register and to the input of the fourth inverter, the output of which is connected to the eighth input of the first decryption unit, first and the second outputs of which are connected respectively to the first and second inputs of the second trigger, the output of the clock generator is connected to the clock input of the shift register, the second decryption unit, the third trigger and the reception register, the first input of which is connected to the output of the third trigger, are entered, the first and second inputs which are connected respectively to the first and second outputs of the second decryption unit, the first, second, third, fourth, fifth, sixth, seventh and eighth inputs of which are connected respectively to the first, toromu, third, fourth, fifth, sixth, seventh and eighth inputs of the first block decryption, the first output of the second flip-flop is coupled to a ninth input of the second block decryption, tenth input coupled to a second output of the second flip-flop and a second input receiving register. FIG. 1 shows the structural electrical circuit of the proposed device; Id FIG. 2 - time diagrams. A device for receiving binary data from a self-timed information stream contains a reception register 1, first and second phase discriminators 2 and 3, first trigger 4, shift register 5, clock generator 6, first, second, third and fourth inverters 7-10 first block 11 decryption, the second trigger 12, the second block 13 of the decryption, the third trigger 14. The device operates as follows. . The transmitted binary sequence l (Fig. 2a) is manipulated by carrier oscillation 2. (Fig. 2B) Thus, the resulting signal 3 (Fig. 28) contains information about two sequences 1 and 2, phase discriminators 2 and 3, sensitive to opposite polarity of the signal entering the device, form two time sequences received at the inputs of the first trigger 4. From the output of the first trigger 4, the signals arrive at the information input of the shift register 5, the clock input of which receives the clock pulses from the generator 6 clock pulses with a frequency that exceeds the frequency by several times tantalizing oscillations. The 6 clock pulse generator closes the clock pulse continuously. From the output of the shift register 5, the signatures are fed to the inputs of the first, second, third and fourth inverters 7-10. Thus, the signal is quantized and two groups of sequences shifted in time are formed — direct (Fig. 2d, ft and g , signals 4, 5, b, 7) and inverse (Fig. 2i, i, K and l, signals 8, 9, 10, 11). The signals from the outputs of the shift register 5 and the outputs of the first, second, third and fourth inverters 7-10 are fed to the inputs of the decryption unit 11, which generates pulse sequences 12 and 13 on the output of the outputs (Fig. 2m and n), Kotopbre in binary form will be written : .X AXgAX / VX Xl -XgAXqA ,, .. pulse sequences 12 and 13 from the outputs of decoding unit 11 are fed to the inputs of the second trigger 12. At the same time, the binary output 14 (Fig. 2o) corresponding to the transmitted one is formed at the second output of the second trigger 12. binary sequence 1. The signals from the first and second outputs of the second trigger 12 are fed to the ninth and tenth inputs of the second decryption unit 13, the first, second, third, fourth, fifth, sixth, seventh and eighth inputs of which are received from the outputs of the 5 shift register and the outputs of the first, second, third and fourth inverters 7-10. The second decryption unit 13 forms at its outputs two pulse sequences 15 and 16 (Fig. 2P and p), the binary form of which is as follows: X, 5-HbAH7LH7LKd U, UH4LH5LH5LH ,, AX X,) (, 4Uk lx7LHaLh, lh, oh4L) bt VXgLXgLX, X. The signals from the outputs of the second decryption unit 13 are fed to the inputs of the third trigger 14, at the output of which a binary sequence is formed (Fig. 26), which corresponds to the manipulating sequence and is used as a synchronizing sequence to find the received binary sequence 14. The effect of short-term impulse noise on the signal 3 in the face. Communication Research Institutes can lead to the fragmentation of pulses in sequences 4-11, but the sequences t4 and 17 retain their shape and relative position. At the same time, the allocated binary data signals are equivalent to those transmitted during the presence of a clock signal. The received binary sequence 14 from the second output of the second trigger 12 is fed to the second input of receive register 1, the first input of which receives clock pulses from the output of the third trigger 14. At the output of receive register 1, the received information is allocated regardless of the effect of interference on the communication line.