Изобретение относитс к электронной и вычислительной технике и может быть использовано в цифровых система автоматического контрол и управлени Известно двоично-дес тичное пересчетное устройство,, содержащее двоичный реверсивный счетчик, дешифратор и формирователь, состо щий из триггера и элемента И-НЕ 1 Недостатком егб вл етс низка точность при изменении направлени счета. Наиболее близким к предлагаемому по технической сущности вл етс реверсивное пересчетное устройство, содержащее двоичный реверсивный счетчик., дешифратор, триггер, элемент И-НЕ, элемент НЕ, счетный вход двоичного реверсивного счетчика чере элемент НЕ соединен с нулевым входом триггера и со счетным входом пере- счетного устройства {,. Недостатком известного устройства вл етс низка точность счета,обусловленна тем, что данное устройство правильно выдает;, сигнал делени частоты иа нулевом или единичном выходе триггера) только в том случае, когда изменение направлени счета происходит при нулевом состо нии реверсивного счетчика, а при изменении направлени счета в момент времени, когда состо ние реверсивного счетчика отлично от нул , происходит ложна вьщача сигнала делени частоты. В некоторые случа х необходимо алгебраически суммировать импульсы приращений координат подвижного органа и выдавать сигнал о достижении , какого-то предельного значени координаты, а также при необходимости измен ть масштаб координат. Цель изобретени - повышение точности счета путем обеспечени правил ного делени частоты следовани импульсов при изменении направлени счета независимо от состо ни реверсивного счетчика в момент изменени направлени счета. Поставленна цель достигаетс тем . что в устройство, содержащее ревердивный счетчик, элемент НЕ, вход которого соединен с первым входом ре версивного счетчика, введены элементы И-РШИ, два элемента И и п ть элементов НЕ, вход второго элемента НЕ подключен c второму входу реверсивного счетчика, выходы первого и второгб элементов НЕ соединены 65 соответственно с первыми входами первого и второго элементов И, эыход первого разр да реверсивного счетчика соединен с первыми входами первой и второй групп входов элемента И-ИЛИ и через третий элемент НЕ с вторым входом первого элемента И, выход второго разр да реверсивного счетчика подключен к второму входу второй группы входов элемента И-ИЛИ и через четвертый элемент НЕ к второму входу первой группы входов элемента И-ИЛИ и к третьему входу первого элемента И, выход третьего разр да реверсивного счетчика соединен с третьим входом первой группы входов элемента И-ИЛИ, с вторым входом второго элемента И и через п тый элемент НЕ с третьим входом второй группы входов элемента И-ШШ, выход четвертого разр да реверсивного счетчика соединен с четвертым входом второй группы входов элемента И-ИЛИ, с четвертым входом первого элемента И и через шестой элемент НЕ с четвертым входом первой группы входов элемента И-ИЛИ и третьим входом второго элемента И, выход элемента И-ШШ подключен к входу установки в нуль реверсивного счетчика. На чертеже приведена схема реверсивного пересчетного устройства. Устройство содержит реверсивный счетчик 1, элемент И 2 и 3, элемент И-ЙЛИ 4, элементы НЕ 5-tO, шину 11 обратного счета, шину 12 пр мого счета, шины 13 и 14 - выходы устройства . Шина 11 обратного счета соединена с входом вычитани реверсивного счетчика 1 и входом элемента НЕ 5, выход которого соединен с первым входом элемента И 2, выход которого - шина 13 вл етс первым выходом устройства, шина 12 пр мого счета соединена с входом сложени реверсивного счетчика 1 и входом элемента 6, выход которого подключен к первому входу элемента 3, выход которого - шина 14 вл етс вторым выходом устройства, выход первого разр да реверсивного счетчика 1 соединен с входами элемента И-ИЛИ 4 и через элемент НЕ с вторым входом элемента И 2, выход второго разр да реверсивного счетчика 1 одключен к входу элемента И-ИЛИ 4 и ерез элемент 8 также к входу элемена 4 и третьему входу элемента И 2, ыход третьего разр да реверсивного счетчика 1 соединен с входом элемента И-ИЛИ 4, вторым входом элемента И 3 и через элемент НЕ 9 с входом элемента H-iiTlH 4, четвертый разр д реверсивного счетчика 1 соединен с четвертым входом элемента И 2, входо элемента И-ШШ / i через элемент Не 10 с третьим входом элемента И 3 и входом элемента И-ИЛИ 4, выход которого подключен к входу установки в нуль реверсивного счетчика 1. Элементы 7-10 необходимы дл полу чени инверсного значени состо ни реверсивного счетчика 1, так как в серийно выпускаемых реверсивных счетчиках импульсов имеютс только единичные выходы разр дов счетчиков Устройство работает следующим образом. . . В исходном состо нии реверсивньй счетчик 1-Находитс в состо нии логического нул . В режиме сложени на входную шину 12 поступают импульс отрицательной пол рности и реверсивный счетчик 1 измен ет свое состо ние по фронту входного сигнала (пере ход из состо ни ,,р в состо ние 1). При поступлении 5-го импульса реверсивный счетчик 1 находитс в состо нии 0100 и на выходе элемента 3 (шина 14 - выход устройства) по вл етс импульс положительной пол рности, равный по длительности входному сигналу на шине 12, так как элемент 3 стробируетс входным сигналом с шины 12 через элемент 6. По окончании 5-го импульса на шине 12 реверсивный счетчик 1 переходит в состо ние 0101 и на выходе элемента 4 по вл етс единичный сигнал устанавливающий реверсивный счетчик 1 в состо ние 0000. Длительность нахождени реверсивного счетчика 1 в состо нии OlOt не более, чем суммарное врем сраба тывани элемента 4 и переброса разржда реверсивного счетчика 1 в нуле вое состо ние. При дальнейшем посту лении импульсов по шине 12 происходит по вление на шине 14 выходных импульсов с частотой в п ть раз меньшей входной частоты. Если, например, по шине 12 посту пило три импульса и реверсивный сче чик 1 находитс в состо нии 0011, а затем начали поступать импульсы отрицательной пол рности по шине 11 то происходит вычитание в реверсивном счетчике 1 числа поступивших 65 импульсов из числа 0011, ранее записанного в него. После поступлени трех импульсов по шине 11 реверсивный счетчик 1 переходит в состо ние 0000, а после поступлени четвертого импульса в состо ние 1111. При этом на элемент И 2 и второй элемент И.элемента ИЛИ 4 подаетс единичный сигнал с выхода четвертого разр да реверсивного счетчика 1, а на элемент И 3 и первый элемент И элемента И-ИЛИ 4 нулевой сигнал.При дальнейшем поступлении импульсов по шине 11 реверсивный счетчик 1 работает в режиме вычитани , и при поступлении 8-го импульса по шине 11 реверсивный счетчик 1 находитс в состо нии 1100 и на выходе элемента И 2 (шина 13 - выход устройства) по вл етс импульс положительной пол рности по длительности равный .входному сигналу на шине 11, так как элемент 2 стробируетс входным сигналом с шины 11 через элемент 5.. По окончании 8-го импульса на шине 11 реверсивный счетчик 1 переходит в состо ние 1011 и на выходе элемента 4 по вл етс единичньш сигнал, устанавливающий реверсивный счетчик Iв нулевое состо ние. При дальнейшем поступлении импульсов по шине I1по п тому импульсу на выходе элемента 2 (шина 13) по вл етс импульс положительной пол рности, а после окончани п того импульса реверсивный счетчик 1 устанавливаетс в нулевое состо ние по сигналу с выхода элемента 4. Если, например, по шине Л поступило четыре импульса и реверсивный счетчик 1 находитс в состо нии 1100, а затем начали поступать импульсы по шине 12, то происходит сложение в реверсивном счетчике 1 числа поступивших импульсов по шине 12 с числом 1100, ранее записанньм в него. После поступлени четырех импульсов по шине 12 реверсивный счетчик 1 переходит в нулевое состо ние . При этом на элемент 2 и второйэлемент И элемента И-ШШ с выхода четвертого.разр да реверсивного счетчика 1 подаетс нулевой сигнал, а на элемент 3 и первый элемент И элемента И-ИЖ-4 - единичный сигнал с выхода элемента 10. При дальнейшем поступлении импульсов по шине 12 реверсивный счетчик 1 работает в режиме сложени и по 9-му импульсу на шине 12 на выходе элемента 3 (шина 14) по вл етс импульс положительной пол рности. По окончании 9-го импульса сигнал с выхода элемента И-ИЛИ 4 устанавливает реверсивный счетчик 1 в нулевое сост ние . В предлагаемом устройстве, таким образом правильно выдаетс сигнал делени частоты как в случае изменени направлени счета при нулевом состо нии реверсивного счетчика, так и при изменении направлени счета в момент времени, когда состо ние реверсивного счетчика отлично от нул . Например, если в режиме сложени по шине пр мого счета поступило три импульса и реверсивный счетчик находитс в состо ние 0011, а затем по шине обратного счета начали поступать импульсы, то после достижени реверсивным счетчиком состо ни 0000, при поступлении следующего импульса, на выходной шине пред-25 лагаемого устройства не формируетс выходной импульс, в то врем как в 1 56 прототипе в этот момент на его выходе формируетс импульс, свидетельствующий о делении частоты следовани импульсов на дес ть, когда на самом деле этот импульс должен вырабатьшатьс только тогда, когда после достижени реверсивным счетчиком состо ни 0000, на его вход обратного счета поступит дес ть импульсов. Это дает возможность использовать предлагаемое устройство при построении устройств измерени перемещений подвижных механизмов, где возникают ситуации с изменением направлени движени в любой момент времени, например при измерении перемещений рабочих органов металлорежущих станков или при измерении перемещений подвижных транспортных средств. В этих случа х необходимо алгебраически суммировать импульсы приращени координат подвижного органа и выдавать сигнал о достижении какого-то предельного значени координаты , а также при необходимости измен ть масштаб координат.The invention relates to electronic and computer technology and can be used in digital system of automatic control and control. A binary-decal scaling device is known that contains a binary reversible counter, a decoder and a shaper consisting of a trigger and an element AND-NOT 1. low accuracy when changing the counting direction. The closest to the proposed technical entity is a reversing scaling device containing a binary reversible counter., A decoder, a trigger, an AND-NOT element, a NOT element, a counting input of a binary reversing counter in black, the element is NOT connected to the zero input of a trigger and the counting input of a counting device {,. A disadvantage of the known device is low counting accuracy, due to the fact that this device correctly generates ;, a frequency division signal (zero or a single trigger output) only when the change in the counting direction occurs when the reversible counter is in a zero state, and when the direction changes at the moment of time when the state of the reversible counter is different from zero, a false frequency division signal occurs. In some cases, it is necessary to algebraically sum the impulses of the increments of the coordinates of the moving body and give a signal about the achievement of some limit value of the coordinate, as well as, if necessary, change the scale of the coordinates. The purpose of the invention is to increase the accuracy of the counting by ensuring the correct division of the pulse frequency when the counting direction changes, regardless of the state of the reversible counter at the moment the counting direction changes. The goal is achieved by those. that the device containing the reversible counter, the element NOT, the input of which is connected to the first input of the reverse counter, is entered the elements of the I-RSHI, two elements AND and five elements of the NOT, the input of the second element is NOT connected to the second input of the reversible counter, the outputs of the first and the secondary elements are NOT connected 65 respectively to the first inputs of the first and second elements AND, the output of the first discharge of the reversible counter is connected to the first inputs of the first and second groups of inputs of the AND-OR element and through the third element NOT to the second input of the first element The input AND, the output of the second discharge of the reversible counter is connected to the second input of the second group of inputs of the AND-OR element and through the fourth element NOT to the second input of the first group of inputs of the AND-OR element and to the third input of the first element AND, the third discharge of the reversible counter with the third input of the first group of inputs of the AND-OR element, with the second input of the second element AND, and through the fifth element NOT with the third input of the second group of inputs of the I-SHS element, the output of the fourth bit of the reversible counter is connected to the fourth input of the second group s inputs of AND-OR, a fourth input of the first AND element and the sixth element through a NOT input of a fourth member of the first group input AND-OR and the third input of the second AND gate, an output of AND-Hilti connected to the input setting down counter to zero. The drawing shows a diagram of the reverse counting device. The device contains a reversible counter 1, element I 2 and 3, element I-YLI 4, elements NOT 5-tO, downstream bus 11, direct counting bus 12, tires 13 and 14 — the device outputs. The counting bus 11 is connected to the input of the subtraction of the reversible counter 1 and the input of the element 5, the output of which is connected to the first input of the element 2, the output of which — bus 13 is the first output of the device, the bus 12 of direct counting is connected to the input of the reversible counter 1 and the input of the element 6, the output of which is connected to the first input of the element 3, the output of which is the bus 14 is the second output of the device, the output of the first discharge of the reversible counter 1 is connected to the inputs of the AND-OR element 4 and NOT through the second input of the AND element 2, the output of the second discharge of the reversible counter 1 is connected to the input of the element AND-OR 4 and through the element 8 also to the input of element 4 and the third input of the element AND 2, the output of the third discharge of the reversible counter 1 is connected to the input of the element AND-OR 4, the second the input element And 3 and through the element NOT 9 with the input of the element H-iiTlH 4, the fourth discharge of the reversible counter 1 is connected to the fourth input of the element And 2, the input of the element I-ШШ / i through the element Not 10 with the third input of the element And 3 and input element AND-OR 4, the output of which is connected to the input of the set to the zero of the reverse circuit 1. Elements 7-10 are necessary for obtaining the inverse value of the state of the reversible counter 1, since in commercially available reversible pulse counters there are only single outputs of the bits of the counters. The device works as follows. . . In the initial state, the reversible counter 1-is in the logical zero state. In the add mode, a negative polarity pulse arrives at the input bus 12 and the reversible counter 1 changes its state along the front of the input signal (the transition from the p state to the 1 state). When the 5th pulse arrives, the reversible counter 1 is in state 0100 and at the output of element 3 (bus 14 is device output) a pulse of positive polarity appears, equal in duration to the input signal on bus 12, since element 3 is gated with an input signal from bus 12 through element 6. At the end of the 5th pulse on bus 12, the reversible counter 1 goes into state 0101 and at the output of element 4 a single signal appears that sets the reversing counter 1 to state 0000. The duration of the reversible counter 1 NII OlOt no more than the total time of the activation of the element 4 and the transfer of the damage of the reversible counter 1 to the zero state. With the further posting of pulses along the bus 12, the appearance on the bus 14 of output pulses occurs with a frequency five times lower than the input frequency. If, for example, the bus 12 received three pulses and the reversing counter 1 is in the state 0011, and then the pulses of negative polarity started to flow through the bus 11, then the number of 65 pulses received from the number 0011 previously recorded is subtracted in the reversible counter 1 into it. After the arrival of three pulses on bus 11, the reversible counter 1 changes to the state 0000, and after the fourth pulse arrives at the state 1111. At the same time, the element 2 and the second element I. of the element OR 4 are given a single signal from the output of the fourth discharge of the reversible counter 1, and on element 3 and the first element of element AND-OR 4 is a zero signal. Upon further receipt of pulses through bus 11, reversible counter 1 operates in the subtraction mode, and when an 8th pulse is received through bus 11, reversing counter 1 is in nii 1100 and exit Element II 2 (bus 13 - device output) a pulse of positive polarity appears in duration equal to the input signal on bus 11, since element 2 is gated by the input signal from bus 11 through element 5. At the end of the 8th pulse on On bus 11, the reversible counter 1 goes to a state 1011 and at the output of element 4 a single signal appears that sets the reversible counter I to the zero state. Upon further receipt of pulses through the bus I1 along the fifth pulse at the output of element 2 (bus 13), a pulse of positive polarity appears, and after the end of the fifth pulse the reversible counter 1 is set to the zero state by a signal from the output of element 4. If, for example , four pulses arrived on bus A and reversible counter 1 was in state 1100, and then pulses began to arrive on bus 12, then the number of incoming pulses through bus 12 with the number 1100, previously recorded in it, occurs in a reversible counter 1. After the arrival of four pulses through the bus 12, the reversible counter 1 goes to the zero state. At the same time, element 2 and the second element AND of the I-SHS element from the fourth output of the reversible counter 1 are given a zero signal, and element 3 and the first element AND of the I-IZH-4 element are given a single signal from the output of element 10. Upon further receipt of pulses through bus 12, the reversible counter 1 operates in the mode of addition and on the 9th pulse on bus 12 at the output of element 3 (bus 14) a pulse of positive polarity appears. At the end of the 9th pulse, the signal from the output of the AND-OR 4 element sets the reversible counter 1 to zero. In the proposed device, the frequency division signal is thus correctly outputted both in the case of a change in the counting direction in the zero state of the reversible counter, and in a change in the counting direction at the time when the state of the reversing counter is different from zero. For example, if in the addition mode, three pulses were received on the forward counting bus and the reversible counter was in the state 0011, and then pulses began to arrive on the countdown bus, then when the reversing counter reaches the state 0000, when the next pulse arrives, on the output bus The pre-25 lag device does not generate an output pulse, while in the prototype 1 56 at this moment a pulse is formed at its output, indicating that the pulse frequency is divided by ten, when in fact this pulse is longer vyrabatshats only when after reaching down counter state 0000, at its down count input go be ten pulses. This makes it possible to use the proposed device when building devices for measuring movements of moving mechanisms, where situations arise with a change in direction at any time, for example, when measuring movements of working parts of machine tools or when measuring movements of moving vehicles. In these cases, it is necessary to algebraically sum the impulses of the increments of the coordinates of the moving body and give a signal that a certain coordinate value has been reached, and also, if necessary, change the scale of the coordinates.