SU1080162A1 - Устройство дл формировани кодовых описаний изображений объектов - Google Patents
Устройство дл формировани кодовых описаний изображений объектов Download PDFInfo
- Publication number
- SU1080162A1 SU1080162A1 SU833543711A SU3543711A SU1080162A1 SU 1080162 A1 SU1080162 A1 SU 1080162A1 SU 833543711 A SU833543711 A SU 833543711A SU 3543711 A SU3543711 A SU 3543711A SU 1080162 A1 SU1080162 A1 SU 1080162A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- group
- elements
- delay element
- adder
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ КОДОВЫХ ОПИСАНИЙ ИЗОБРАЖЕНИЙ ОБЪЕКТОВ, содержащее первую группу элементов ИЛИ, одни входы которых вл ютса входами первой группы устройства , а выходы соединены с одними входами сумматора, другие входы которого подключены к регистрам сдвига, блок сравнени , соединенный с регистрами сдвига, с сумматором , с первым элементом задержки, подключенным к второму элементу задержки, и с другими входами элементов ИЛИ первой группы, группу триггеров, входы которых вл ютс другой группой входов устройства, а выходы подключены к одним входам , соответствующих элементов И первой группы, другие входы которых соединены с сумматором и с вторым элементом задержки, и элемент ИЛИ, отличающе-ес тем, что, с целью повышени точности устройства , оно содержит вторую группу элементов И, входы которых соединены с первым элементом задержки од с сумматором, подключенным к блоку сравнени , а выходы соединены с соответствующими регистрами сдвига, третий элемент задержки, подключенный к первому элементу задержки и к другим входам элементов ИЛИ первой группы, элемент И, входы которого соединены с первым элементом задержки и с выходом сумматора , третью группу элементов И, одни входы которых подключены к ВТО- 9 рому элементу задержки и к сумматоО ) ру, а выходы подключены к элемен-. ту ИЛИ, выход которого соединен с входами соответствующих элементов И первой группы, четвертый элемент задержки, подключенный к второму элементу задержки, триггер, входы которого соединены о элементом И и с четвертым элементом задержки, а выходы подключены к соответствующим элементам И первой и третьей групп, и вторую группу элементов ИЛИ i входы которых подключены к соответствующим элементгил И первой группы , а выходы вл ютс группой выходов устройства.
Description
Изобретение относитс к автоматике и вычислительной технике, св занной с обработкой сигналов, получаемых при считывании чертежно-графических изображений врежиме след щего преобразовани , и может быт использовано как дл повышени информативности считываемой информации , так и дл формировани кодовы описаний,изображений, облегчающих последующий логический анализ сигналов , а также в системах сброса и обработки телеметрической информации с целью устранени избыточности информации или повышени ее инф мативности и дл .пороговой обработки сигналов по угловому параметру.
Известно устройство дл формировани кодовых описаний изображений объектов, содержащее счетчики, соединенные через группы элементов с входами сумматора, схему сравнени , соединенную одними своими входами с выходами счетчиков, а другими - с выходами сумматора l .
Однако данное устройство характеризуетс недостаточно высокой точностью форгиб1ровани -кодовых описаний , затрудн ющей последующий ло гический анализ изображений. Действительно , устройство обеспечивае формирование точных значений коор динат концов формируемых отрезков, из которых по величине наибольшей проекции и знакам проекций можно выделить лишь четыре фиксированных направлени . Точность формирзвмого таким образом кодового описани чертежно-графического изображени с целью его последующего логического анализа оказываетс недостагточной .
Наиболее близким к предлагаемому эл етс устройство, содержащее сумматор, соединенный с.группой элементов ИЛИ, с регистрами сдвига с блоком сравнени , подключенным к neppcjvsy элементу задержки, к одним входам элементов. ИЛИ группы и к регистрам сдвига, триггеры группы, сх единенные с . элементами И второй группы, второй элемент задержки., подключенный к nepBOivsy элементу задержки и к другим входам элементов второй группы, элемент ИЛИ {2j .
Однако данное устройство характеризуетс недостаточно высокой точностью.
, Цель изобретени - повышение точности устройства.
Поставленна даль достигаетс тем, что в устройство, содержшцее первую группу элементов ИЛИ, одни входы которых вл ютс входами парной группы устройства, а выходы соединеныс одними входами сумматЪра , другие входы которогр полключены к регистрам сдвига, блок сравнени , соединенный с регистрами сдвига, с сумматором, с первым элементом задержки, подключенным к второму элементу задержки, и с 5.другими входами элементов ИЛИ первой группы, группу триггеров, входы которых вл ютс другой группой -входов устройства, а выходы подключены к одним входам соответствующих 10 элементов И п.ервой группы, другие входы которых соединены с сумматором и с вторым элементом задержки, и элемент ИЛИ, введены втора группа элементов И, входы которых сое5 динены с первым элементом задержки и в сумматором, подключенным к блоку сравнени , а выходы соединены с соответствующими регистрами сдвига , третий элемент задержки, подQ ключенный к первому элементу задержки и к другим входам элементов ИЛИ первой группы, элемент И, входы которого соединены с первым элементом задержки,и с выходом с-ум5 матора, треть группа элементов И, одни входы которых подключены к второму элементу задержки и к сумматору , а выходы подключе,ны к элементу ИЛИ, йыход которого соединен с входами соответствующих элементов И первой группы, четвертый элемент задержки, подключенный к второму элементу задержки, триггер, входы которого соединены с элементом И и с четвертым элементом за5 держки, а выходы подключены к соответствующим элементам И первой и третьей групп, а втора группа элементов ИЛИ, входы которых подключены к соответствующим элементам И пер0 вой группы, а выходы вл ютс группой выходов устройства.
На фиг.1 представлена блок-схема устройства; на фиг.2 - конструктивное выполнение логического
5 блока.
Устройство включает сумматор 1, первую группу элементов 2 и 3 ИЛИ, регистры 4 и 5 сдвига, блок б срав нени , первый 7, второй. 8, третий 9 и четвертый 10 элементы задержки , триггер 11, элемент 12 И, группу триггеров 13 и 14, вторую группу элементов 15, 16 и 17 ИЛИ, первую группу элементов 18-24 И,
5 вторую группу 25 и 26 и третью группу 27 и 28 элементов И, элемент 29 ИЛИ. Элементы 8 и 10 задержки , триггеры 11, 13 и 14, элемент 12 И, втора группа элементов
0 15-17 ИЛИ, перва группа элементов 18-24 И, треть группа элементов 27 и 28 и элемент 29 ИЛИ вход т в состав логического блока 30. Устройство работает следующим
5 образом. В исходном состо нии сумматор 1 и регистры 4 и 5 обнулены. Текущее значение содержимого регистров 4 и 5 соответствует текущему значению координаты формируемого вектора и определ етс количеством элементарных приращений координат, посту пивших на входы элементов 2 и 3 ИЛИ С приходом каждого импульса, со ответствующего изменению текущей координаты на элементарное приращение , на вход элемента 2 ИЛИ и св занный с ним управл н ций вход сумматора 1 к содержимому сумматор добавл етс содержимое регистра 4, которое, с учетом сдвига разр дов, составит величину, численно равную 0,5Х. . С приходом каждого импульса, соответствующего изменению текущей координаты X на элементарное прира щение, на вход элемента 3 ИЛИ и св занный с ним управл ющий вход сумм тора 1 из содержимого сумматора вы читаетс содержимое регистра 5,.ко ;торое, с учетои сдвига разр дов, составит величину, численно равную 0,5Y. В результате последовательного переноса содержимого регистров в нем формируетс значение функции рассогласовани . Содержимое сумматора, чиспецно равное значению функции рассогла совани , сравниваетс по модулю в блоке б с текущими значени ми содержимого регистров 4 и 5. При выполнении логического услови , ког да удвоенное значение функции рассогласовани больше обоих значений текущих координат, на входе блока б вырабатываетс сигнал Признак конца отрезка , свидетельствующий об отклонении текущего приращени от пр молинейной траектории, и он блокируетс на врем дальнейшей работы. В момент по влени сигнала на выходе блока б разрешаетс считы вание и выдача в ЭВМ содержимого регистров 4 и 5, пр мо пропорционального относительным координатам конца сформированного вектора..Сумматор 1 при этом обнул етс и на его управл ющие входы с выхода блока б через элементы 2 и 3 ИЛИ посту пают сигналы, разрешающие суммирование содержимого регистра 4 и вычитани содержимого регистра 5. Содержимое сумматора при этом определ етс другой величиной функции рассогласовани . При этом знак содержимого сумматора характеризует, в какой половине квадранта находитс сформированный вектор. Принадлежность вектора к тому или иному сектору квадранта определ етс фактически состо нием знакового разр да сумматора . После задержки сигнала элементом 7 задержки, достаточной дл выполнени операции суммировани содержимого регистров 4 и 5 в сумматоре 1, сигнал с выхода этого элемента поступает на вход блока 30, где запоминаетс состо ние знакового разр да сумматора {} В зависимости от состо ни знакового разр да сумматора на входе одного из элементов 25 И или 2б И по витс разрешающий потенциал, поэтому сигнал с выхода элемента 7 задержки через один из указанных элементов поступит на управл ющий вход одного из регистров 4 или 5 и вызовет сдвиг содержимого регистра на два разр да в сторону старшего разр да, при этом содержимое другого регистра останетс без изменени . Задержанный дополнительно элементом 9 задержки сигнал с выхода элемента 7 задержки поступает через элементы 2 и 3 ИЛИ на управл ющие входы сумматора 1, разреша перенос содержимого регистров 4 и 5 в сумматор . Состо ние знакового разр да сум матора после выполнени операции суммировани определ ет положение сформированного вектора в пределах соответствующих секторов квадранта. Таким образом, состо ние знакового разр да сумматора в различные моменты времени после по влени сигнала на выходе блока 6 однозначно определ ет положение вектора в пределах квадранта, а значит и его кодовое описание. В пределах плоскости положени вектора его кодовое описание дополн етс знаками его проекции на оси координат, что однозначно определ ет его местоположение и кодовое описание в пределах четырех квадрантов. После выдачи кодового описани вектора ре ::истры и сумматор обнул ютс (св зь не показана), затем описанный цикл обработки информации повтор етс . Блок 30 преобразует исход-ные кодовые описани сформированного вектора и выходные кодовые описани , в которых код вектора представлен в двоичной системе счислени пор дковым номером вектора,принадлежащего к одному из восьми векторов фиксированных направлений, к которому ближе всего расположен сформированный вектор. Исходной информацией дл работы блока 30 вл етс состо ние знакового разр да сумматора 1 в мамент прихода на вход блока сигнала
с выхода элемента 7 задержки, состо ние знакового разр да сумматора после прихода этого сигнала на вход логического блока и состо ние сигналов на знаковых входах логического блока, определ ющих знак проекции сформированного вектора на. оси координат.
С приходом на вход элемента 12 И сигнала с выхода элемента 7 задержки триггер 13 устанавливаетс в состо ние , которое соответствует в этот момент состо нию знакового разр да сумматора 1. После задержки входного импульса элементом 8 задержки с его выхода на управл ющий вход элементов 27, 28, 22, 24 и 19 поступает сигнал. При наличии разрешающих потенциалов на остальных входах элементов 27 и 28 И этот сигнал через элемент 29 ИЛИ поступает на управл ющий вход элементов 21, 23, 20 и 18 И.
В зависимости от входных сигнало на остальных входах элементов 1824 И, определ емых состо нием триггеров 11, 13 и 14 И1 знакового разр да сумматора 1, на выходах тех элементов И, на входах которых присутствуют все входные сигналы, 5 по в тс выходные сигнашы. Эти сигналы поступают на входы элементов 15-17 ИЛИ, преобразующие входные сигналы в двоичный код, соответствук ций ijpMepy вектора, к котв0 рому ближе всего расположен сформированный вектор. С выходов этих элементов сигналы поступают на магистраль .
После некоторой задержки вход5 ного сигнала элементом 10 задержки триггер 11 устанавливаетс б исходное состо ние. Этим же сигналом в исходное состо ние могут быть установлены и другие элементы уст0 ройства, например сумматор 1.
Введение новых узлов и элементов , а также новых конструктивных св зей позвол ет существенно повысить точность устройства.
фие
Claims (1)
- УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ КОДОВЫХ ОПИСАНИЙ ИЗОБРАЖЕНИЙ ОБЪЕКТОВ, содержащее первую группу элементов ИЛИ, одни входа которых являются входами первой группы устройства, а выходы соединены с одниnm входами сумматора, другие входы которого подключены к регистрам сдвига, блок сравнения, соединенный с регистрами сдвига, с сумматором, с первым элементом задержки, подключенным к второму элементу задержки, и с другими входами элементов ИЛИ первой группы, группу триггеров, входы которых являются другой группой входов устройства, а выходы подключены к одним входам .соответствующих элементов И первой группы, другие входы которых соединены с сумматором и с вторым элементом задержки, и элемент ИЛИ, ' отличающее с я тем, что, с целью повышения точности устройства, оно содержит вторую группу элементов И, входы которых соединены с первым элементом задержки <и с сумматором, подключенным к блоку сравнения, а выхода соединены с соответствующими регистрами сдвига, ' третий элемент задержки, подключенный к первому элементу задержки и к другим входам элементов ИЛИ первой группы, элемент И, входы которого соединены с первым элементом задержки и с выходом сумматора, третью группу элементов И, одни входы которых подключены к вто- <g рому элементу задержки и к сумматору, а выходы подключены к элементу ИЛИ, выход которого соединен с входами соответствующих элементов И первой группы, четвертый элемент задержки, подключенный к второму элементу задержки, триггер, входы которого соединены с элементом И и с четвертым элементом задержки, а выходы подключены к соответствующим элементам И первой и третьей групп, и вторую группу элементов ИЛИ ί входы которых подключены к соответствующим элементам И первой группы, а выходы являются группой выходов устройства.10801-62
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833543711A SU1080162A1 (ru) | 1983-01-20 | 1983-01-20 | Устройство дл формировани кодовых описаний изображений объектов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833543711A SU1080162A1 (ru) | 1983-01-20 | 1983-01-20 | Устройство дл формировани кодовых описаний изображений объектов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1080162A1 true SU1080162A1 (ru) | 1984-03-15 |
Family
ID=21046658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833543711A SU1080162A1 (ru) | 1983-01-20 | 1983-01-20 | Устройство дл формировани кодовых описаний изображений объектов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1080162A1 (ru) |
-
1983
- 1983-01-20 SU SU833543711A patent/SU1080162A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР 734709, кл. G 06 F 15/34, 1980. 2. Патент JP № 55-41466, кл. G 06 К 9/00, йпубдик. 1980 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3763358A (en) | Interweaved matrix updating coordinate converter | |
SU1080162A1 (ru) | Устройство дл формировани кодовых описаний изображений объектов | |
US3032268A (en) | Comparator for numbers expressed in conventional and reflected binary codes | |
US3652839A (en) | Pulse allotting system of curve tracing equipment | |
US4161725A (en) | Analog-Fibonacci p-code converter | |
SU1383302A1 (ru) | Линейный интерпол тор | |
SU1051556A1 (ru) | Устройство дл сокращени избыточности информации | |
RU2043662C1 (ru) | Устройство для отображения графической информации на экране электронно-лучевой трубки | |
SU1290535A1 (ru) | Преобразователь форматов данных | |
SU1136178A1 (ru) | Вычислительна система "Антикон" дл предотвращени столкновени судов | |
SU924703A1 (ru) | Устройство дл вычислени квадратного корн | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU742977A1 (ru) | Цифровой дифференциальный анализатор | |
SU696476A1 (ru) | Устройство дл вычислени тригонометрических функций | |
SU1513443A1 (ru) | Устройство дл обработки данных | |
SU734680A1 (ru) | Арифметическое устройство | |
SU1005105A1 (ru) | Устройство дл считывани графической информации | |
SU771667A1 (ru) | Устройство дл округлени числа | |
SU691830A1 (ru) | Устройтво дл обмена данными | |
SU1401274A1 (ru) | Устройство дл измерени размеров топологических фигур фотошаблонов с ортогональным провод щим рисунком | |
SU922818A1 (ru) | Устройство г для считывания графической информации | |
SU1697105A1 (ru) | Устройство дл формировани векторов | |
SU1589292A1 (ru) | Устройство дл вычислени местоположени транспортного средства | |
SU898609A1 (ru) | Преобразователь напр жение-код с коррекцией динамической погрешности | |
SU949668A1 (ru) | Устройство дл считывани графической информации |