SU1066917A1 - Apparatus for automatically routing an object - Google Patents

Apparatus for automatically routing an object Download PDF

Info

Publication number
SU1066917A1
SU1066917A1 SU813242064A SU3242064A SU1066917A1 SU 1066917 A1 SU1066917 A1 SU 1066917A1 SU 813242064 A SU813242064 A SU 813242064A SU 3242064 A SU3242064 A SU 3242064A SU 1066917 A1 SU1066917 A1 SU 1066917A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
elements
register
output
inputs
Prior art date
Application number
SU813242064A
Other languages
Russian (ru)
Inventor
Геннадий Иванович Лошкарев
Владимир Анатольевич Супруненко
Original Assignee
Украинский Государственный Проектный Институт "Металлургавтоматика"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Украинский Государственный Проектный Институт "Металлургавтоматика" filed Critical Украинский Государственный Проектный Институт "Металлургавтоматика"
Priority to SU813242064A priority Critical patent/SU1066917A1/en
Application granted granted Critical
Publication of SU1066917A1 publication Critical patent/SU1066917A1/en

Links

Landscapes

  • Control Of Position, Course, Altitude, Or Attitude Of Moving Bodies (AREA)

Description

К единичному входу первого асинхронного триггера, выхсды третьих элементов И всех разр дов регистра пс ключены к единичному входу второго асинхронного триггера ,1- выход элемента ИЛИ соединен с инверсным входом элемента ЗАПРЕТ и с входами четвертых элементов И всех разр дов регистра, пр мой вход элеменгга ЗАПРЕТ соединен с шиной тактовых импульсов, а выхс  элемента ЗАПРЕТ соединен с тактовыми входами синхронных триггеров всех разр дов регистра .To the single input of the first asynchronous trigger, the output of the third element AND all bits of the register ps are connected to the single input of the second asynchronous trigger, 1- the output of the OR element is connected to the inverse input of the BANNER element and to the inputs of the fourth element And all register bits, the direct input of the elemeng The BANCH is connected to the clock pulse bus, and the BANE output is connected to the clock inputs of the synchronous triggers of all the bits in the register.

Изобретение относитс  к автоматическому управлению подвижными объектами и может быть использовано дл  управлени  движением загрузочных тележек , например при загрузке аккумулирующих бункеров обогатительных фаб рик . Известно устройство дл  автоматического выбора направлени  движени  объекта, содержащее блок ввода адреса , командные, блоки, датчики, положени  и диоды L11. Недостатком известного устройства  вл етс  то, что оно не может обеспе чить автоматического выбора направле ни  движени  объекта к ближайшему и двух заданных адресов. Наибалее близким к изобретению  вл етс  устройство дл  автомат.ического выбора направлени  движени  объ екта, ссдержащее блок ввода адреСЖ, командные блоки, датчики положени , блок сравнени , элементы ЗАПРЕТ, усилители и дисды t2l. Недостатком известного .устройства  вл ютс  низкие функциональные возможности ,в св зи с тем,что,оно не обеспечивает автоматической остановки объекта при достижении им заданно го адреса,не обеспечивает автоматического выбора направлени  в случае еслк оба заданных адреса наход тс  на одинаковом удалении от подвижного объекта, а также невысока  точность выбора направлени  движени . Целью изобретени   вл етс  расширение функциональных возможностей и повышение точности устройства дл  автоматического выбора направлени  движени  объекта. Поставленна  цель достигаетс  тем, что в устройство дл  автоматического выбора направлени  движени  объекта, содержащее блок ввсда гшреса , элемент ЗАПРЕТ и fl датчиков положени , дополнительно введены элемент ИЛИ-НЕ, элемент ИЛИ, шина тактовых импульсов,-асинхронные триггеры , п 1-рупп элементов ИЛИ и регист сдвига, каждый из ц разр дов которого содержит синхронный триггер, четыре элемента И, три элемента И-НЕ, и схема ЗАПРЕТ, причем единичный выход синхронного триггера соединен с первыми входами первого,второго и третьего элементов И данного разр да регистра, с первым входом первого элемента И-НЕ тгосле укадего разр да регистра и с первым вхоцсм второго элемента И-НЕ предудущего . разр да регистра, вторые входы первого , второго и третьего элементов И каждого разр да регистра соединены с соответствукадим выходом блока ввода адреса, в каждом разр де третьи входы первого и третьего элементов И соединены с вторами входами соЬтветственно первого и второго элементов И-НЕ, выходы которых через третий элемент И-НЕ подключены к информационному входу синхронного триггера , тактовый вход которого подключен к четвертотлу входу первого элемента И и к четвертому входу третьего элемента И, единичный и нулевой установочные входы синхронного триггера в каждом разр де соединены соответственно с выходами четвертого элемента И и элемента ЗАПРЕТ этого же разр да регистра, третий вход второго элемента И соединен с инверсным входом элемента ЗАПРЕТ каждого разр да регистра, с первым входом четвертого элемента И и с выххщом соответствующего датчика положени , второй вход четвертого элемента И каждого разр да регистра соединен с инверсным входом элемента ЗАПРЕТ, вторые входы первого и. второго элементов И-НЕ каждого разр да соединены с выходами соответственно первого и второго элементов ИЛИ соответствукщей группы элементов ИЛИ, первые входы элементов ИЛИ каждой группы подключены к выходу соответствукадего датчика положени , вторые вход перого и -второго элементов ИЛИ каждой руппы элементов ИЛИ подключены к ыходам соответственно первого элеента ИЛИ предыдущей группы элементов ЛИ и второго элемента ИЛИ последуюей группы элементов ИЛИ, выходы блеса ввсда адреса соединены со входами лемента ИЛИ-НЕ, выход которого подключей к первому входу элемента ИЛИ, второй вход которого соединен с единичным выходом первого асинхронного триггера и с первой выходной шиной, третий вход элемента ИЛИ соединен с единичным выходом второго асинхронного трирера и со второй выходной шиной, четвертый вход элемента ИЛИ соединен с нулевыми вхсдами первого и второго асинхронных триггеров и с выходами вторых элементов И всехThe invention relates to the automatic control of moving objects and can be used to control the movement of loading carts, for example, when loading storage bins of the processing plants. A device for automatically selecting the direction of movement of an object is known, which contains an address input block, command blocks, blocks, sensors, positions and diodes L11. A disadvantage of the known device is that it cannot provide automatic selection of the direction of movement of the object to the nearest and two specified addresses. Closest to the invention is a device for automatically selecting the direction of motion of an object, containing an input module, command blocks, position sensors, a comparison block, BAN elements, amplifiers and switch t2l. A disadvantage of the known device is its low functionality, due to the fact that it does not automatically stop the object when it reaches the specified address, does not automatically select the direction if both specified addresses are at the same distance from the moving object , as well as the low accuracy of the choice of direction of motion. The aim of the invention is to extend the functionality and improve the accuracy of the device for automatically selecting the direction of movement of an object. The goal is achieved by the fact that an OR-NOT element, an OR element, a clock bus, -ynchronous triggers, n 1-rup elements OR and shift register, each of the c bits of which contains a synchronous trigger, four AND elements, three AND-NOT elements, and a BANNER circuit, the single output of the synchronous trigger connected to the first inputs of the first, second and third elements And yes Nogo discharge register, the first input of first AND-NO tgosle UKAD discharge register and a first vhotssm second AND-NO preduduschego. register bits, the second inputs of the first, second and third elements AND of each register bit are connected to the corresponding output of the address input block; in each bit, the third inputs of the first and third elements AND are connected to the second inputs of the first and second elements, respectively, AND-NOT, outputs which, through the third element, are NOT connected to the information input of the synchronous trigger, the clock input of which is connected to the fourth one input of the first element AND and to the fourth input of the third element AND, the unit and zero setting the inputs of the synchronous trigger in each bit are connected respectively to the outputs of the fourth And element and the BANNER element of the same register bit, the third input of the second And element is connected with the inverse input of the BANE element of each register bit, with the first input of the fourth And element and with the output of the corresponding sensor position, the second input of the fourth element And each bit of the register is connected with the inverse input of the element BANGE, the second inputs of the first and. The second elements AND-NOT of each bit are connected to the outputs of the first and second elements OR of the corresponding group of OR elements, the first inputs of the OR elements of each group are connected to the output of the corresponding position sensor, the second input of the first and second OR elements of each group of OR elements are connected to the outputs according to the first element OR of the previous group of LIE elements and the second element OR of the subsequent group of elements OR, the output of the address is connected to the inputs of the element OR, the output of which is The keys to the first input of the OR element, the second input of which is connected to the single output of the first asynchronous trigger and the first output bus, the third input of the OR element is connected to the single output of the second asynchronous trirer, and the second output bus, the fourth input of the OR element is connected to zero points of the first and second asynchronous triggers and with the outputs of the second elements And all

разр дов регистра сдвига, выходы первых элементов И всех разр дов регистра подключены к единичнс ну вхсиу первого асинхронного триггера, выходы третьих элементов И всех ра эрадов 15 регистра подключены к единичному вхс у второго асинхронного триггера, выход элемента ИЛИ соединен с инверсным входом элемента ЗАПРЕТ и с вторыми входами четвертых эло 1ентов И 20 вс разрадов регистра, пр мой вход элемента ЗАПРЕТ соединен с шиной тактовых импульсов, а выход элемента ЗАПРЕТ соединён с тактовыми входами синхронных триггеров рсех разр дов 25 регистра.the shift register bits, the outputs of the first elements And all the bits of the register are connected to the unit of the first asynchronous trigger, the outputs of the third element And of all the ranks of the 15th register are connected to the unit input of the second asynchronous trigger, the output of the OR element is connected to the inverse input of the BREAK element and with the second inputs of the fourth elo 1ent and 20th of the register ratios, the direct input of the prohibition element is connected to the clock pulse bus, and the output of the prohibition element is connected to the clock inputs of the synchronous trigger all of the 25 p Giustra.

На чертеже представлена функциональна  сх&ла устройства дл  автсзмаческого выбора направлени  движени  объекта.30The drawing shows the functional c & device for automatic selection of the direction of movement of an object.

Устройство содержит блок 1 ввода адреса и его выходные шины 1-1 - 1ti , датчики 2-1 - 2- п положени , группы элементов ИЛИ 3-1 - 3-П, элемент ЗАПРЕТ 4, элемент ИЛИ 5, элемент ИЛИ-НЕ 6, асинхронные триггеры 7-8, разр ды 9-1 - 9-п регистра сдвига, каждый из KOTOfXJx состоит из элементов И-НЕ 10 - 12, синхронного триггера 13, элементов И 14-17, . элемента ЗАПРЕТ 18, шину 19 тактоых импульсов, выходные шины 20-21.The device contains an address input block 1 and its output buses 1-1 - 1ti, sensors 2-1 - 2- position, groups of elements OR 3-1 - 3-P, element BAN 4, element OR 5, element OR-NOT 6 , asynchronous triggers 7-8, bits 9-1 - 9-p shift register, each of KOTOfXJx consists of elements AND-NOT 10 - 12, synchronous trigger 13, elements AND 14-17,. BAN 18, 19 clock pulse bus, 20-21 output bus.

Устройство дл  автоматического ыбора направлени  движени  объектов аботает следующим образом. ,A device for automatically selecting the direction of movement of objects works as follows. ,

В исходна  состо нии триггеры 7 8 наход тс  в состо нии логического ул , а на выходах блока 1 ввода адеса сигналы отсутствуют. На выходе лемента ИЛИ-НЕ б присутствует едиичный сигнал, который через элемент ЛИ 5 поступает на инверсный вход элемента 4, запреща  прохождение тактовых импульсов с шины 19 на тактовый вход регистра сдвига.In the initial state, the 7 8 flip-flops are in a logical ul state, and there are no signals at the outputs of block 1 for entering the address. At the output of the OR OR NOT b there is a single signal that, through element LII 5, arrives at the inverse input of element 4, prohibits the passage of clock pulses from bus 19 to the clock input of the shift register.

Состо ние триггеров 13 разр дов 55 егистра сдвига при этом однозначно овтор ет состо ние датчиков 2-1 2-И , что осуществл етс  .следукщим образом. Пусть адресует ый объект находитс  над датчиком 2-1 положени ; SO Единичный сигнал с выхода этого датика поступает через элемент И 17 на S-вход О-триггера 13, удержива  его в единичном состо нии. Перемещение , подвижного объекта с датчика 5The state of the flip-flops 13 bits 55 of the shear head at the same time unambiguously repeats the state of the sensors 2-1 2-I, which is carried out in a resultant way. Let the address object be located above the position sensor 2-1; SO A single signal from the output of this sensor goes through the element And 17 to the S input of the O-flip-flop 13, keeping it in the unit state. Moving a moving object from sensor 5

2-1 положени  на соседний приводит к стиранию единицыв разр де регистра сдвига и записи ее в соответствуиций соседний разр д.2-1 position on the next leads to the erasure of the unit in the discharge of the shift register and write it in accordance with the neighboring discharge.

При наличии одного или нескольких сигналов на выходах блока 1 ввода адреса на выходе элемента ИЛИ-НЕ 6 и эло«1ента И)1И 5 по вл етс  нулевой сигнал, который разрешает прохождение тактовых импульсов с шины 19 на Ьазр ды 9-1 - 9- /t1 регистра сдвига. Одновременно этим же сигналом закрываютс  элементы И 17 и элементы ЗАПРЕТ 16 всех разр дов 9-1 - 9- регистра сдвига. Однако, если единичный сигнал присутствует на L -см выходе блока 1 ввода адреса и подвижный объект находитс  под датчиком 2-i. , на вЫходе элемента И 15 разр д 9-L регистра сдвига по вл етс  уровень логической единицы, котора  удерживает триггеры 7 и 8 в нулевом состо нии. При этом отсутствует сигнал движени  объекта- Вперед на вЕЛХодной шине 20 и сигнал движени  Назад на шине 21. Если единичный сигнал присутствует не на L-OM выходе блока 1 ввода адресоа, а на другом выходе, то тогда на выходах элементов И 14-16 всех разр дов 91-9-11 регистра сдвига по вл етс  нулевой потенциал, который, поступа  через элемент ИЛИ 5 на вход элемента ЗАПРЕТ. 4 , разрешает сдвиг информации в регистре сдвига. При этом по первому тактовоиу импульсу единица переписывае1 с  из Ь-ого разр да в ь+1 и 1-1 разр ды регистра сдвига.When there is one or several signals at the outputs of the address input block 1 at the output of the element OR NONE 6 and the "1ENT AND) 1 AND 5, a zero signal appears that permits the passage of clock pulses from the bus 19 to the bus 9-1 - 9- / t1 shift register. At the same time, the same signal closes the elements of AND 17 and the elements of the PROHIBITION 16 of all bits 9-1 to 9 of the shift register. However, if a single signal is present at the L-cm output of the address-input unit 1 and the moving object is under the sensor 2-i. , at the OUTPUT of element 15 and bit 9 of the shift register, the level of the logical unit appears, which keeps the triggers 7 and 8 in the zero state. At the same time, there is no signal of movement of the object - Forward on the WELL bus 20 and a motion signal Back on bus 21. If a single signal is present not at the L-OM output of the address input unit 1, but at the other output, then at the outputs of the AND 14-16 elements all bits 91–9–11 of the shift register appear zero potential, which, entering through the element OR 5 at the input of the element BAN. 4, allows the shift of information in the shift register. At the same time, for the first clock pulse, the unit is rewritten1 from the b-th bit to + 1 and 1-1 bits of the shift register.

Если на L-fl или 1/-1 выходе блока 1 ввода адреса - единичный уровень, то происходит установка в единицу соотвественно триггеров 7 или 8. При этом при единичном полупериопе тактового импульса анализируетс  наличие сигнала на L+1 выходе блока 1 ввода адреса, а при нулевом полупериоде тактового импульса, анализируетс  наличие сигнала на L-I выходе блока 1 ввода адреса, чем исключаетс  формирование ложной команды Стоп в случае, если единичные сигналы присутствуют на равноудаленных выходах блока 1 ввода адреса (L+1 и 1-1, 1-+2 и1.-2 и т.д.).If the L-fl or 1 / -1 output of the address input block 1 is a single level, then the trigger 7 or 8 is set to the unit respectively. In the case of a single half-cycle of a clock pulse, the presence of a signal at L + 1 output of the address input block 1 is analyzed, and at a zero half-cycle of a clock pulse, the presence of a signal at the LI output of the address input block 1 is analyzed, thus preventing the formation of a false Stop command if single signals are present at the equidistant outputs of the address input block 1 (L + 1 and 1-1, 1- + 2 and 1.-2, etc.).

При по влении команды движени  Вперед (шина 20) или Назад (шина 21) подвижный объект начинает соответствующее движение. При этом запрещаетс  прохождение тактовых импульсов на сдвиг регистра и разрешаетс  запись в триггер л 13 информации по R-и S-входам с датчиков .21 - 2-п положени . При достижении передвижным объектом датчика положени  с номером, соответствующим номер выхода блока 1 ввода адреса с едннич ам сигнале, на выходе элемента И 15 формируетс  единичный уровень напр жени / который сбрасывает триггеры 7 и 8 в нулевое состо ние.When a forward command (bus 20) or back (bus 21) is received, the moving object starts a corresponding movement. At the same time, the clock pulses are not allowed to shift to the register shift and writing into the trigger l 13 of information on the R and S inputs from the sensors .21 is 2-n positions. When the mobile object reaches a position sensor with a number corresponding to the output number of the input address block 1 with a single signal, the unit 15 produces a single voltage level (which triggers triggers 7 and 8 to the zero state).

Таким образом, изобретение позвол ет осуществл ть автоматическое адресование объекта к ближайшей иэ заданных позиций адресовани , причем в случае сщновременного задани  двухThus, the invention allows the object to be automatically addressed to the closest and specified address positions, and in the case of simultaneous assignment of two

равноудаленных позиций приоритет отдаетс  позиции со старшим пор дковым номером- (при необходимости приоритет может отдаватьс  позици м с младшим пор дковым нсмером).equidistant positions, priority is given to positions with the highest sequence number- (if necessary, priority can be given to positions with the lowest order number).

Кроме того,, предлагаемое устройство обеспечивает перемещение объекта к выбранной позиции адресовани  иавтоматический останов объекта на этой позиции.In addition, the proposed device provides for moving an object to a selected addressing position and automatically stopping an object at that position.

- „ I -«- „I -“

ni/ ni /

-.1-.one

II

nJinJi

Claims (1)

УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО ВЫБОРА НАПРАВЛЕНИЯ ДВИЖЕНИЯ ОБЪЕКТА, содержащее блок ввода адреса, элемент ЗАПРЕТ и т> датчиков положения объекта, отличающееся тем, что, с целью расширения функциональных возможностей и повышения точности, в него дополнительно введены элемент ИЛИ—НЕ, элемент ИЛИ, шина тактовых импульсов, асинхронные триггеры,η групп элементов ИЛИ и регистр сдвига, каждый из η разрядов которого содержит синхронный триггер, четыре элемента И, три элемента И—НЕ и схема ЗАПРЕТ, причем единичный выход синхронного триггера соединен с первыми входами первого, второго и третьего элементов И данного разряда регистра, с первым входом первого элемента И—НЕ последующего разряда регистра и с первым входом второго элемента И—НЕ предвдущего разряда регистра, вторые входы первого, второго и третьего элементов И каждого разряда ре-гистра соединены с соответствующим выходом блока ввода адреса, в каждом разряде третьи входы первого и третьего элементов И соединены с вторыми входами соответственно первого и второго элементов И—НЕ, выходы ко, торых через третий элемент И—НЕ под1 ключены к информационному входу синхронного триггера, тактовый вход которого подключен к четвертому входу третьего элемента И, единичный ; и нулевой установочные входы синхронного триггера в каждом разряде соединены соответственно с выходами четвертого элемента И и элемента ЗАПРЕТ этого же разряда регистра, третий вход второго элемента И соединен с инверсным входом элемента ЗАПРЕТ каждого разряда регистра, с первым входом четвертого элемента И и с выходом соответствующего датчика положе. ния, второй вход четвертого элементта И каждого разряда регистра соединен с инверсным входом элемента ЗА— § ПРЕТ, вторые входы первого и второго“ элементов И-НЕ каждого разряда соединены с выходами соответственно первого и второго элементов ИЛИ соответ: ствующей группы элементов ИЛИ, первые входы элементов ИЛИ каждой группы подключены к выходу соответствующего датчика положения, вторые входы первого и второго элементов ИЛИ . каждой группы элементов ИЛИ подключены к выходам соответственно первого элемента ИЛИ предыдущей группы элементов ИЛИ и второго элемента ИЛИ последующей группы элементов ИЛИ, выходы блока ввода 'адреса соединены со входами элемента ИЛИ-HE, выход которого подключен к. первому входу элемента ИЛИ, второй вход которого соединен с единичным выхедем первого асинхронного триггера и с первой выходной шиной, третий вход элемента ИЛИ соединен с единичным выходом второго асинхронного триггера и со •второй выходной шиной, четвертый вход элемента ИЛИ соединен с нулевыми входами первого й второго асин... кронных· триггеров н е выходами вторых элементов И всех разрядов регистра сдвига, выходы первых элементов И всех разрядов регистра подкЛоченыDEVICE FOR AUTOMATIC SELECTION OF OBJECT MOTION DIRECTION, containing an address input unit, a PROHIBIT element and t> object position sensors, characterized in that, in order to expand the functionality and improve accuracy, an OR — NOT element, an OR element, a clock bus are additionally introduced into it. pulses, asynchronous triggers, η groups of OR elements and a shift register, each of the η bits of which contains a synchronous trigger, four elements AND, three elements AND NOT, and a PROHIBIT circuit, with a single output of the synchronous trigger soy inen with the first inputs of the first, second and third AND elements of this register category, with the first input of the first AND element NOT of the subsequent register category and with the first input of the second AND element NOT of the previous register category, the second inputs of the first, second and third AND elements of each category the register is connected to the corresponding output of the address input unit, in each category the third inputs of the first and third elements AND are connected to the second inputs of the first and second elements AND, NOT, respectively, the outputs of which, through the third element AND NO 1 under the key to data input of a synchronous flip-flop, a clock input connected to a fourth input of the third AND gate, the unit; and the zero setting inputs of the synchronous trigger in each category are connected respectively to the outputs of the fourth element AND and the FORBID element of the same register bit, the third input of the second AND element is connected to the inverse input of the FORBID element of each register bit, with the first input of the fourth AND element and with the output of the corresponding sensor more. niya, the second input of the fourth AND element of each category of the register is connected to the inverse input of the element ZA - § RET, the second inputs of the first and second “AND elements of each category are connected to the outputs of the first and second elements OR, respectively, of the corresponding group of OR elements, the first inputs OR elements of each group are connected to the output of the corresponding position sensor, the second inputs of the first and second elements OR. of each group of OR elements are connected to the outputs of the first OR element of the previous group of OR elements and the second OR element of the next group of OR elements, the outputs of the input unit 'addresses are connected to the inputs of the OR-HE element, the output of which is connected to the first input of the OR element, the second input of which connected to the single output of the first asynchronous trigger and to the first output bus, the third input of the OR element is connected to the single output of the second asynchronous trigger and to the • second output bus, the fourth input of the IL element connected to the zero input of the first nd second asin ... Crohn · e n triggers the second outputs of the AND of all bits of the shift register, the outputs of the first element and all register bits podkLocheny SU ,,,, 1066917 к единичному входу первого асинхронного триггера, выходы третьих элементов И всех разрядов регистра подключены к единичному входу второго асинхронного триггера^ выход элемента ИЛИ соединен с инверсным входом элемента ЗАПРЕТ и с вторыми входами четвертых элементов И всех разрядов регистра, прямой вход элемента ЗАПРЕТ соединен с шиной тактовых импульсов, а выход элемента ЗАПРЕТ соединен с тактовыми входами синхронных триггеров всех разрядов регистра.SU ,,,, 1066917 to the single input of the first asynchronous trigger, the outputs of the third AND elements of all register bits are connected to the single input of the second asynchronous trigger ^ the output of the OR element is connected to the inverse input of the FORBID element and to the second inputs of the fourth elements AND of all the bits of the register, direct input The element FORBID is connected to the clock bus, and the output of the element FORBID is connected to the clock inputs of synchronous triggers of all bits of the register.
SU813242064A 1981-02-03 1981-02-03 Apparatus for automatically routing an object SU1066917A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813242064A SU1066917A1 (en) 1981-02-03 1981-02-03 Apparatus for automatically routing an object

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813242064A SU1066917A1 (en) 1981-02-03 1981-02-03 Apparatus for automatically routing an object

Publications (1)

Publication Number Publication Date
SU1066917A1 true SU1066917A1 (en) 1984-01-15

Family

ID=20940913

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813242064A SU1066917A1 (en) 1981-02-03 1981-02-03 Apparatus for automatically routing an object

Country Status (1)

Country Link
SU (1) SU1066917A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР №.261980, кл. В 65G47/46, 1968. 2. Авторское свидетельство CCCF h 633774, .кл. В 65Q47/46, 27.12.76 (прототип). *

Similar Documents

Publication Publication Date Title
GB2091008A (en) A semiconductor memory
SU1066917A1 (en) Apparatus for automatically routing an object
JPS5927624A (en) Integrated circuit possible for logical change
SU1425146A1 (en) Arrangement for automatic selection of object motion direction
RU2030115C1 (en) Electronic key of morse code
RU1800639C (en) Device for detecting of code sequences
SU1338020A1 (en) M-sequence generator
SU1187253A1 (en) Device for time reference of pulses
SU1531172A1 (en) Parallel asynchronous register
SU1410098A1 (en) Device for controlling solid-state storage
SU671034A1 (en) Pulse frequency divider by seven
SU1665509A1 (en) Selector of pulses according to their lengths
SU1377866A1 (en) Device for interfacing memory with processor
SU538496A1 (en) Frequency divider
SU1012239A1 (en) Number ordering device
SU1695283A1 (en) Controlled n-bit pulse distributor
SU1755286A2 (en) Device for interfacing computer with peripherals
SU1683022A1 (en) The unit interface a computer with groups of peripherals running at different speeds
SU1282147A1 (en) Device for controlling memory access
SU1241134A1 (en) Device for converting amplitude of single pulse
SU662973A2 (en) Reversible shifting register
SU1677867A1 (en) Bidirectional counting device
SU1264197A1 (en) Device for generating combinations
SU450233A1 (en) Memory device
SU873417A1 (en) Pulse frequency scaler