SU1064472A1 - Многофункциональный логический элемент - Google Patents

Многофункциональный логический элемент Download PDF

Info

Publication number
SU1064472A1
SU1064472A1 SU823503106A SU3503106A SU1064472A1 SU 1064472 A1 SU1064472 A1 SU 1064472A1 SU 823503106 A SU823503106 A SU 823503106A SU 3503106 A SU3503106 A SU 3503106A SU 1064472 A1 SU1064472 A1 SU 1064472A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
inputs
input
equality
mbe
Prior art date
Application number
SU823503106A
Other languages
English (en)
Inventor
Вячеслав Леонидович Смирнов
Анатолий Васильевич Гурьянов
Валентин Александрович Мищенко
Владимир Андреевич Герцев
Original Assignee
Минское Высшее Инженерное Зенитное Ракетное Училище Пво
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минское Высшее Инженерное Зенитное Ракетное Училище Пво filed Critical Минское Высшее Инженерное Зенитное Ракетное Училище Пво
Priority to SU823503106A priority Critical patent/SU1064472A1/ru
Application granted granted Critical
Publication of SU1064472A1 publication Critical patent/SU1064472A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕаУ1ЕНТ (МЛЭ) , содержащий первый, второй и третий элементы РАВНОЗНАЧНОСТЬ, первый вход второго . элемента РАВНОЗНАЧНОСТЬ соединен с первым информационным входом, второй вход первого элемента РАВНОЗНАЧНОСТЬ соединен с вторым информационным входом, второй вход третьего Элемента РАВНОЗНАЧНОСТЬ соединен с настроечным-Входом, а выход - с выходом МЛЭ, отличающийс  тем, что, с целью повышени  надежности и сокращени  числа настроечных входов, введены элементы И-НЕ, ИЛИ-НЕ, четвертый и п тый элементы РАВНОЗНАЧНОСТЬ, первый информационный вход МЛЭ подключен к первым входам первого элемента РАВНОЗНАЧНОСТЬ, элементов И-НЕ и ИЛИ-НЕ, второй информационный Вход МЛЭ подключен к вторым входам элементов И-НЕ и ИЛИ-НЕ, выходы первого элемента РАВНОЗНАЧНОСТЬ, элементов И-НЕ и ИЛИ-НЕ подключены к первым входам соответственно третьего, четвертого и п того элементов РАВНОЗНАЧНОСТЬ, настроечный вход МЛЭ подключен к вторым входам второго, четвертого (П и п того элементов РАВНОЗНАЧНОСТЬ, выходы третьего, четвертого, п того и второго элементов РАВНОЗНАЧНОСТЬ соединены соответственно с первым, вторым, третьим и четвертым выхода-, ми МЛЭ. 05 4: 4

Description

Изобретение относитс  к вычисли тельной техни| е и автоматике и мож быть применено дл  построени  устройств обработки цифровой информации ... Известен многофункциональный логический модуль, реализующий все логические функции двух переменных Cl 3. Указанный модуль имеет большое число настро.ечных входов, малую Надежность и ограниченные схематические возможности. Наиболее близким по технической сущности  вл етс  многофункциональ ный логический модуль на МДП-тран .зисторах, содержащий три элемента РАВНОЗНАЧНОСТЬ, ОДНИ входы первого И Второго элементов соединены с управл ющими входами модул ,причем другие входы первого и второго элементов РАВНОЗНАЧНОСТЬ соединены с информационными входами модул ,а .выходы соединены с входами элемента И, выход которого подключен к второму входу третьего элемента РАВНОЗНАЧНОСТЬ, выход которого  вл етс  выходом модул  2. Данный модуль имеет большое чис ло настроечных входов, низкую надежность , так как при выходе из стро  одного из элементов его функциональность становитс  равной нулю. Цель изобретени  - сокращение ч ла настроечных входов и повьииение надежности многофункционального ло гического элемента. Дл  достижени  поставленной цел в многофункциональный логический элемент, содержащий первый-, второй и третий элементы РАВНОЗНАЧНОСТЬ, первьлй вход второго элемента РАВНО ЗНАЧНОСТЬ соединен с. первым информационным входом, второй вход первого элемента РАВНОЗНАЧНОСТЬ соеди нен с вторым информационным входом , второй вход третьего элемента РАВНОЗНАЧНОСТЬ соединен с настроеч ньм входом, а выход - с выходом МЛЭ, введены элементы И-НЕ, ИЛИ-НБ, четвертый и п тый элементы РАВНОЗНАЧНОСТЬ , первый, информационный вход МЛЭ подключен к первым входам первого элемента РАВНОЗНАЧНОСТЬ, элементов И-НЕ и ИЛИ-НЕ, второй ин формационный вхс подключен к вторым входам элементов И-НЕ и ИЛИ-НЕ, выходы первого элемента РАВНОЗНАЧНОСТЬ, элементов И-НЕ и ИЛИ-НЕ подключены к первым входам соответственно третьего, четвертого -и п того элементов РАВНОЗНАЧНОСТЬ, . настроечный вход МЛЭ подключен к вторым входам второго, четвертого и- п того элементов РАВНОЗНАЧНОСТЬ, выходы третьего, четвертого, п того и второго элементов РАВНОЗНАЧНОСТЬ .соединены соответственно с первым, вторым, третьим и четвертым выходами МЛЭ. , . Уа чертеже представлена принци- пиальна  схема многофункционального логического элемента на взаимодополн ющих МДП-транзисторах. Первый -информационный вход 1 устройства подключен к первым входам 2 первого 3 и второго 4 .элементов . РАВНОЗНАЧНОСТЬ, элементов Й-НЕ 5 И ИЛИ-НЕ 6. Второй информационный вход 7 устройства подключен к вторым входам 8 элементов 3 ,.5 и б, выходы 9 которых подключены к первым входам 2 соответственно третьего 10, четвертого 11 и п того 12 лемёнтов РАВНОЗНАЧНОСТЬ, Настроечный вход 13 устройства подключен к вторым входам 8 элементов 10 11, 12 и 4, выходы 9 которых соединены соот- . ветственно с первым 14, вторым 15, третьим 16 и четвертым 17 выходами устройства. Многофункциональный логический элемент включен между шиной 18 источника питани , и общей шиной 19. .. Многофункциональный логический элемент работает следующим образом. На настроечный вход 13 элемента подаетс  в соответствии с алгоритмом на.стройки управл ющий сигнал. Одновременно на информационные входы 1 и 7 подаютс  двоичные коды обрабатываемой информации. При этом на выходах 14, 15, 16 и, 17 элемента формируютс  логические сигналы в соответствии с приведенными в таблице логическими выражени ми. Технико-экономический эффект от использовани  многофункционального логического элемента состоит в повышении надежности, расширении схемотехнических возможностей, упрощении настройки за счет сокращени  числа настроечных входов.
XIХ2 V Х1Х2
XI -xzv х1-х2
Х2
Х2
XI
XI
XI Х2
XI
XI 1 XiX2
Х2 V XI
XI V Х2

Claims (1)

  1. МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (МЛЭ), содержащий первый, второй й третий элементы РАВНОЗНАЧНОСТЬ, первый вход второго •элемента РАВНОЗНАЧНОСТЬ соединен с первым информационным входом, второй вход первого элемента РАВНОЗНАЧНОСТЬ соединен с вторым информационным входом, второй вход третьего Элемента РАВНОЗНАЧНОСТЬ соединен с настроечным Входом, а выход - с вы ходом МЛЭ, отличающийся тем, что, с целью повышения надёжности и сокращения числа настроечных входов, введены элементы И-НЕ, ИЛИ-HE, четвертый и пятый элементы РАВНОЗНАЧНОСТЬ, первый информационный вход МЛЭ подключен к первым входам первого элемента РАВНОЗНАЧНОСТЬ, элементов И-НЕ и ИЛИ-HE, второй информационный вход МЛЭ подключен к вторым входам элементов И-НЕ и ИЛИ-HE, выходы первого элемента РАВНОЗНАЧНОСТЬ, элементов И-НЕ и ИЛИ-HE подключены к первым входам соответственно третьего, четвертого и пятого элементов РАВНОЗНАЧНОСТЬ, настроечный вход МЛЭ подключен к вторым входам второго, четвертого и пятого элементов РАВНОЗНАЧНОСТЬ, выходы третьего, четвертого, пятого и второго элементов РАВНОЗНАЧНОСТЬ соединены соответственно с первым, вторым, третьим и четвертым выхода-, ми МЛЭ, ί
SU823503106A 1982-10-15 1982-10-15 Многофункциональный логический элемент SU1064472A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823503106A SU1064472A1 (ru) 1982-10-15 1982-10-15 Многофункциональный логический элемент

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823503106A SU1064472A1 (ru) 1982-10-15 1982-10-15 Многофункциональный логический элемент

Publications (1)

Publication Number Publication Date
SU1064472A1 true SU1064472A1 (ru) 1983-12-30

Family

ID=21032950

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823503106A SU1064472A1 (ru) 1982-10-15 1982-10-15 Многофункциональный логический элемент

Country Status (1)

Country Link
SU (1) SU1064472A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 446948, кл. Н 03 К 19/094, 1974. 2. Авторское свидетельство СССР 686146, кл.Н 03 К 19/00, 1977 (прототип). *

Similar Documents

Publication Publication Date Title
SU1064472A1 (ru) Многофункциональный логический элемент
JPS61129916A (ja) 遅延回路
GB1107151A (en) Improvements in or relating to control systems for electric motors
JPS5746535A (en) Mos type circuit
US3114844A (en) Two transistor gate circuit
JPS54161876A (en) Driving system for semiconductor integrated circuit
SU1767495A1 (ru) Устройство дл вычислени симметрических булевых функций
SU686146A1 (ru) Многофункциональный логический элемент
JPS5558627A (en) Logical operation circuit
SU1251066A1 (ru) Многофункциональный логический элемент
SU962917A1 (ru) Универсальный логический модуль
JPS5449039A (en) Logic circuit
SU1684790A1 (ru) Модуль логического устройства
EP0048513B1 (en) Switchable analogue signal inverter
SU1100618A1 (ru) Многофункциональное устройство
JPS6439117A (en) Emitter-coupled logic circuit
JPS5691536A (en) Multiple-valued level output circuit
SU961145A1 (ru) Оптоэлектронный переключатель
SU1674105A1 (ru) Многофункциональный логический модуль
SU459857A1 (ru) Триггер =типа
SU1621143A1 (ru) Триггер IK-типа
SU451077A1 (ru) Элемент однородной структуры
SU1291963A1 (ru) Многофункциональное устройство
SU1196845A1 (ru) Универсальна логическа чейка
SU415807A1 (ru) Многофункциональный логический модуль