SU1061175A1 - Оперативное запоминающее устройство - Google Patents

Abstract

ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО,,содержащее первый, второй , третий коммутаторы, накопитель, блоки свертки по модулю два, блок поразр дного сравнени , четвертый коммутатор и блок управлени , выходы которого соединены с управл ющими входами, коммутаторов и блока по-, разр дного сравнени ,информационные входы первого коммутатора  вл ютс  входом устройства и Соединены с выходом четвертого коммутатора, выходы первого коммутатора соединены с входами накопител , информационные выходы которого соединены с входами блока поразр дного сравнени , четвертого коммутатора и вторыми входами второго и третьего коммутаторов,, выхода которых подключены к входам соответствующих блоков свертки по модулю два,, выхода которых подключены к блоку управлени , отличающеес  тем, что, с целью упрощени  устройства, оно содержит два дополнительных блока свертки по модулю два, входы которых соединены с выходами первого коммутатора, а выходы - с входами накопител , выхо (Л ды контрольных разр дов которого подключены к входам блока управлени . о: - ел

Description

Изобретение относитс  к запоминающим устройствам. : Известно оперативное -запоминающее устройство/ содержащее накопители, блок управлени /-подключенный к блокам свертки по модулю два, блоку по разр дйого сравнени  и коммутато-. ру тНедостаток этого устройства - ограниченна  корректирующа  способност не позвол юща  исправл ть в группе ошибки, кратность которых превышает единицу, что значительно снижает надежность устройства. Наиболее близким к изобретению  вл етс  резервированное оперативное запоминающее устройство, содержащее накопители, блок управлени , подключенный к блокам свертки по модулю два, блоку поразр дного сравнени , „ коммутатору г входным и выходным коммутаторам , информационные входы вход ных коммутаторов соединены соответст венно:с входами устройства и выходом .коммутатора,. а выходы - с входами со ОТветствующих накопителей, входы выхрдных коммутаторов пс5дключены соответственно К выходам накопителей, а выводы - к входам соответствующих .блоков .свертки по модулю дваи блока поразр дного сравнени  и коммутатора 121. ; Одйако введение резервировани  приводит к существенному усложнению .устройства. Цель изобретени  - упрощение Уcт ройства. Поставленна  цель достигаетс  тем в оперативное запоминающее устройство , содержащее первый, второй, третий коммутаторы, накопитель, блоки свертки по модулю, два, блок по- разр дного сравнени , четвертый коммутатор и блок управлени ., выходы. ко торого соединены с управл ющими вхо- дами коммутаторов, и..блока поразр дного .сравнени , информационные входы первого коммутатора  вл ютс  входом устройства и ооедийены с выходом чет вертого коммутатора, выходы первого :коммутатора соединены с входам накопител , информационные выходи кото рого соединены с входами-блока пор з р дного сравнени , четвертого коммутатора и вторыми входами второго и третьего коммутаторов, выходы которых подключены к входам соответствующих блоков CBepiTKH по МОДУ.ЛЮ два, выходы которых подключены к блоку управлейий, ввёДе|шЬйа дополнительны1Гблока свертки по модулю два, вхо ды которых соединены с выходами первого коммутатора, а выходы - с входами накопител , выходы контрольных. разр дов которого подключены к вхоДс1М блока управлени ; На чертеже.изображена блок-схема ; предлагаемого оперативного запоминающего устройства. Входы 1 устройства соединены с одними информационными входами первого коммутатора 2, выходы 3 и 4 которого соединены с соответствующими информационными входами накопител  5 Выходы 3 подключены также к входам блока 6 свертки по.модулю два, выход 7 которого соединен с соответствующими входами Накопител  5 . В свою очередь, выходы 4 подключены к;входам блока 8 свертки по МОДУ.ШО Два, выход 9 которого соединен:-: Ь входами накопител  5. Выходы 10 и 11 накопител  5 соединены соответственно с ;входами второго и-третьего коммутатЪррв 12 и 13, выходы 14 и .15 которых подключены соответственно к входам блоков 16 и 17 свертки по модулю д|ва. ВыХодыЮ и 11 накопител  5 соединены также с входами блока 18 поразр дного орав нени , выходы 19 которого подключены к одним входам четвертого коммутатора 20, другие входы которого соединены с выходами 10 и 11, :а выхода 21 и 22 коммутатора 20 подключены соответственно к другим ин формационным входам первого крммута-: ора 2 VI к выходу устройства. Выходы 23 и 24 накопител . 5, выходы 25 и 2б блоков 16 и 17 свертки по модулю два.; а также выход 27 ;блока 18 поразр д- I ного сравнени  соединены с .блоком 28 управлени , выход 29 которого со.единен с управл ющими входами ко: шутатора 2 и коммутаторов 12 и 13. Выход 30 блока 28 управлени  соединен с блоком 18 по азр дного сравнени , а. выходы 31, 32 и 33 блока 28 управлени  подключены к коммутатору 20. Устройство работает следующим образом . ; -Записываема  информаци  подаетс  На входы. 1 первого коммутатора 2 в виде п-разр дного г;лова, длина которого может быть обозначена через С . На выходе ко1у1мутатора 2 зто п-разр дное слово раздел етс  на два полуслова , состо щие из п/2 разр дов каждое и обозначаемые соответственно А и В. Далее каждое из полуслов А и В по выходам 3 и 4 соответственно поступает в накопитель 5, условно разбитый на две части, и в блоки б и 8 свертки по модулю, два, где и анализируетс  на четность. Таким образом, в цикле записи происходит занесение в накопитель 5 п-разр дного слова и записываютс  контрольные биты, сфор ми ованные блоками б и 8 и поступившие на вход накопитед  5 с выходов 7 и 9 соответственно. При чтении каждое полуслово по цеп м с выходов. 10 и 11 поступает на коммутаторы 12-и 13, блок 18 по аз-р дного сравнени  и входы коммутатора 20,-По цепи с выхода 29 блока 2.8 управлени  поступает сигнал/ разрешающий прохождение считанной информации через коммутаторы 12 и 13 собт ветственно на выходы 14 и 15.Блоки 16 и 17 свертки осуществл ют форми- рование контрольных битов, поступавющих затем по выходам 25 и 26 в блок 28 управлени . Контрольные биты, поступающие с блоков 16 и 17, сравниваютс  в блоке 28 управлени  с контрольными битами, считанными из накопител  5 по цеп м с выходов 23 и 24. Блок управлени  осуществл ет попарь ное сра.внение сигналов, поступивших по .цеп м с выходов 123-25 и 24-26 Если по своей логической значимости они равны, то блЬк 28 управлени  по цепи с выхода 31 выдает сигнал, по которому считанна  информации поступает на выход 22 устройства ,

Предположим, что в слове А при чтении произошел сбой, тогда при сравнении сигналов с выходов 23-25 и 24-26 в блоке управлени  последний вырабатывает сигнал на выходе 32, ПО которому запрещаетс  выдача информации на выход 22 и разрешаетс   прохождение считанной информации через коммутатор 20 и на выход 21.Так как.сбой произошел в слове А , :а Олово В не искажено, то через коммутатор 20 и выход 21 слово в поЧзгупает на другие информационнее выxo;eii коммутатора 2, с выхода 3 которого слово В поступает параллельно на вход бЯока 6 свертки по модулю два и На вход первой части накопител  5, где ранее записанное слово А замен етс  на слово в . во второй части накопител  слово Б сохран етс . Блок 6 формирует контрольный бит, поступающий по цепи 5 выхо:да 7 на вход первой части накопите л .5. После того как запись контрбЙ ного бита и слова Б в первой части накопител  5 заканчиваетс , осуществл етс  считывание информации из обе . их частей накопител .Теперь уже логические значени  контрольных битов,

наход щиес  в каждой из частей накопител , совпадают, также как и записанные в них слова (слово 6 ).

Считываема  информаци  через коммутаторы 12 и 13 поступают на блоки

0 16 и 17 свертки по модулю два, с выходов 25 и 26 которых сформированные контрольные биты поступают на блок 28 управлени , где сравниваетс  с контрольными битами, считанными из

5 накопител  5 ITO цеп м с выходов 23 и 24. Блок 28 управлени  сигналом по цепи с выхода 30 подключает блок 18 поразр дного сравнени , который осуществл ет поразр дное сравнение слов В , поступивших из каждой части на0 копител  5. Поразр дное сравнение вы вл ет неисправный разр д первой Накопител . Сигналы с выхода блока 1В по цепи с выхода 19 посту5 пают на вход коммутатора 20, на вход управлени  которого поступает сигнал с выхода 33 блока 28 управлени . По этим сигналам в коммутаторе 20 осуществл етс  коррекци  хран щейс  в нем 11ё|рвоначальной искаженной ин0 формации сЛова А , поскольку известны искаженный разр д и логическое ; значение искаженного разр да. .

Скорректированна  информаци  с коммутатора 20 по цепи с выхода 21 ;поступает на перезапись в первую часть накопител  5, после чего блок 28 управлени  по цепи с выхода 31 разрешает прохождение скорректирован40 ной информации на выход 22 устройства . В процессе перезапиОй скоррёк тированной информации, последн   записываето  в разр д, где ранее хранилась контрольна  информаци .

Claims (1)

1. ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО,.содержащее первый, второй, третий коммутаторы, накопитель, блоки свертки по модулю два, блок поразрядного сравнения, четвертый коммутатор и блок управления, выходы которого соединены с управляющими входами, коммутаторов и блока по- . разрядного сравнения, информационные входы первого коммутатора являются входом устройства и соединены с выходом* четвертого коммутатора, выходы первого коммутатора соединёны с входами накопителя, информационные выходы которого соединены с входами блока поразрядного сравнения, четвертого коммутатора и вторыми входами второго и третьего коммутаторов',₍ выходы которых подключены к входам соответствующих блоков свертки по модулю два,, выхода которых подключены к блоку управления, отличающееся тем, что, с целью упрощения устройства, оно содержит два дополнительных блока свертки по модулю два; входы которых соединены с выходами первого коммутатора, а $ выходы - с входами накопителя, выходы контрольных разрядов которого подключены к входам блока управления.

   1061175 . 2