SU1054876A1 - Цифровой частотный дискриминатор - Google Patents

Description

Изобрэтение относитс  к радиотехнике и может быть использовано в устройствах демодул ции сигналов, а такде дл  обнаружени  наличи  работающего канала св зи в заранее заданной полосе частот.

Известен частотный дискриминатор содержащий формирователи, выполненные на логических элементах и предназначенные дл  численного определени  целых периодов вз рдного сигнала , и решающие блоки, предназначенные дл  последующей обработки результата С1 ..

Наиболее близким к предлагаемому  вл етс  цифровой частотный дискриминатор , содержащий последовательно соединенные усилитель-ограничитель, вход которого  вл етс  входом дискриминатора , и входной формирователь , последовательно соединённые генератор, делитель частоты и фазовый детектор С 21/.

Однако эти частотные дискриминаторы не позвол ют регулировать величину полосы дискриминации от некоторой конкретной частоты f. до требуемого значени  , а также невозможно регулировать частоту дискриминаций, что приводит к недостаточной точности измерени .

Цель изобретени  - повышение точности измерени  за счет регулировани  частоты и ширины . полосы дискриминации . ,

Цель достигаетс  тем, что в цифровой частотный дискриминатор, содержащий последовательно соединенные усилитель-ограничитель, вход которого  вл етс  входом дискриминатора, и входной формирователь, последо вательно соединенные генератор, делитель частоты и фазовый детектор, введены последовательна соединенные первый и второй формирователи одиночного импульсау распределитель импульсов и последов ательно. соединенные счетчик импульсов, буферньй регистр и блок сравнени  кодов, второй вход которого  вл етс  входом цифрового управлени  щнриной полосы дискриминации а внкод - выходом цифрового частотного дискриминатора, причем делитель частоты выполнен с переменным коэффищ ентом делени , а фазовый детектор вьшолнен в виде формировател  игшульса счета, первый вход первого и второй вход второго формирователей одиночного импульса соединены с выходом входного формировател , первый выход первого и выход BTOPOI4J формироватетюй одиночного импульса соединена соответст- венно с вторым и третьим входами формировател  импульса счета, первый и второй выходы которого соединены соответственно с объединенными первым входом распределител  импульсов

и входом управлени  счетчика импульсов и вторым входом распределител  импульсов, третий вход которого  вл етс  входом начальной установки, выход генератора соединен с входом 5 синхронизации счетчика импульсов, вхрд сброса которого, а также второй вход первого формировател  одиночного импульса соединены с первым выходом распределител  импульсов, вто0 -рой выход которого соединен с входом разрешени  записи буферного регистра , а вход сброса делител  частоты соединен с вторым выходом первого формировател  одиночного им5 пульса, при этом регулировка частоты дискриминации осуществл етс  изменением коэффициента делени  делител  частоты.

На фиг. 1 приведена структурна 

Q электрическа  схема предлагаемого дискриминатора; на фиг. 2 - диаграммы , по сн ющие его работу.

Цифровой частотный дискриминатор йодержит усилитель-ограничитель 1,

e ВХОДНОЙ формирователь 2, генератор 3, делитель частоты 4, выполненный с переменным коэффициентом делени , первый и второй формирователи 5 и б одиночного импульса, фазовый детектор , выполненный в виде формиро вател  7 импульса счета, счетчик 8 импульсов, распределитель 9 импульсов , буферный регистр 10, блок 11 сравнени  кодов.

Цифровой частотный дискримина5 тор работает следующим образом.

Входной синусоидальный сигнал (фиг, 2 а поступает на вход Усилител -ограничител  1, на выходе которого формируетс  импульсна  пос0 ледовательность (фиг. 26), синфазна  входному сигналу. Эта импульсна  последовательность поступает на вход входного формировател  2, с выхода которого импульсы корот5 кой длительности (фиг. 2в ), соответствукйцие передним (задним/ фронтам входного сигнала, поступают на тактовые входы формирова:телей 5 и 6. tiMnyjibO, соответствук ций переднему

л фронту входного сигнала, В1иел етс  формирователем 5 (фиг, 2 г) иа его первом выходе и синхронизирует выходную частоту делител  4 частоты с частотой входного сигнала.

Сигналом со второго выхода фор мировател  5 разрешаетс  работа формирователей б и 7, ФОЕ шрователь б вщ1ел ет передний фронт следующего импульса с выхода входного формировател  2 . . 2д| (после фронта вход0 ного сигнала, вожделенного формирователем 5 I, Импульсы с выхода формировател  6 и делител  4 частоты (фиг, 2ё поступают на соответствующие входы формировател  7, на выходе

5 которого формируетс  импульс счета.

длительностью, равной модулю разности периодов входного сигнала и сигнала дискриминации, снимаемого с выхода делител  4 частоты (фиг. 2е). Длительность этого импульса просчитваетс  счетчиком 8 (фиг. 2ж и с помощью первого ш а1ульса распределител  9 (фиг 2э Г згшисываетс  в буферный регистр 10. Затем с помощь второго импульса (фиг, 2й) распределител  9 происходит сброс счетчика 8 и подготовка фОЕ шровател  5 дл  выделени  последующего импульса из последовательности, синфазной входному сигналу, и описанный цикл повтор етс  снова, корректи-. ру  содержимое буферного регистра 10 Содержимое счетчика 8 в параллельном двоичном коде с выхода буферного регистра 10 поступает иа блок 11 сравнени , на первьй вход которого также в параллельном двоичном коде поступгют код числа, соответств}гю14его нулевому значению . Сигнал на выходе схемы сравнени  имеет вид - фиг. 2к.

При равенстве частоты входного сигнгша и частоты дкскриминаЕЩИ (частоты с выхода делител  4 J формирователь 7 ютулъсл счет не формирус т , при этом на его в торсж выходе выдел етс  короткий импульс, поступакеди) на вход р аспределител  9. Импульс с первого выхода распределител  9 перепйсьвает в этом случае из счетчика 8 в буфер регистр 10 нулевой код, в остальнст работа усггройства аналогична циклу, описгшнсмису ранее.

Содержююе буферного регистра 10 сравниваетс  с кодом подаваемые на блок 11 сргю нени  (т.е. с ко;дом , соответствукхцим нулю ). Регулировка полооы дискри а1Наш1и происходит исключением сравнени  определенных разр дов сравниваемого двоичного числа и двоичного нул .

При срсшненин всех разр дов сравниваемых кодов полоса дискриминации вырождаетс  в частоту дискриминации f д . При исключении сравнени  младшего разр да полоса дискриминации увеличиваетс  и становитс  равной

Ai siri-

где р - частота опорного генератора;

К - коэффициент делени  делител  4 частоты;

при исключении первых двух разр дов

4f.2 fr-T- .

:,2 г (

при исключении первых трех разр дов 4f..,

4,2,3

разр дов

20 при исключении первых из

2EI2 S .. «1-

л{

т , е 2

-„..е

/

Из приведенного следует, ис- ключа  сравнение определенньк разр - 0 дов, мснкно регулировать полосу дискриминаци  устройства. Регулировку положени  полосы дискриминации на оси частот регулируют изменением коэффициента делени  делител  4 час5 тоты.

Использу  данные возможности дискриминатора ,, можно сшератнвно определить наличие работающего кангша св зи на интересующей оператора 0 частоте, либо в интересующем-диапазоне частот, что  вл етс  одной из (ва шых ПЕЖКладных задач техники сВ зи. Возможно также использование предлагаемого устройства и дл  решее ни  задач  виодул ции в с стемах передачи данных.

Claims (1)

1. ЦИФРОВОЙ ЧАСТОТНЫЙ ДИСКРИМИНАТОР, содержащий последовательно соединенные усилитель-ограничитель, вход которого является входом дискриминатора, и входной формирователь, последовательно соединенные генератор, делитель частоты и фазовый детектор, о т л и ч а ю щ и й с я тем, ντο, с целью повьвдения точности измерения за счет регулирования частоты и ширины полосы дискриминации, введены последовательно соединенные первый и второй формирователи одиночного импульса и распределитель импульсов и последовательно соединенные счетчик импульсов, буферный регистр и блок сравнения кодов, второй вход которого является входом цифрового управления шириной полосы дискримина- ции, а выход - выходом цифрового частотного дискриминатора, причем делитель частоты выполнен с пере- / менным коэффициентом деления, а фазовый детектор выполнен в виде формирователя импульса счета, первый вход первого и второй вход второго формирователей одиночного импульса соединены с выходом входного формирователя, первый выход первого и выход второго формирователей одиночного импульса соединены соответственно с вторым и третьим входами формирователя импульса счета, первый и второй выходы которого соединены соответственно с объединенными первым входом распределителя импульсов и входом управления счетчика импульсов и вторым входом распределителя импульсов, третий вход которого является входом на- S чальной установки, выход генератора соединен с входом синхронизации счетчика импульсов,вход сброса которого, а также второй вход первого формирователя одиночного импульса соедйнены с первым выходом и распределителя импульсов, второй выход которого соединен с входом разрешения записи буферного регистра, а вход сброса делителя частоты соединен с вторь»! выходом первого формирователя одиночного импульса, при этом регулировка частоты дискриминации осуществляется изменением коэффициента деления, делителя частоты. · □О м